JAJSN78A October 2021 – January 2022 LMK1D2106 , LMK1D2108
PRODUCTION DATA
LMK1D210x クロック・バッファは、2 つのクロック入力 (IN0 および IN1) を、合計 16 ペアの差動 LVDS クロック出力 (OUT0~OUT15) (LMK1D2108 の場合) 、または12 ペアの差動 LVDS クロック出力 (OUT0~OUT11) (LMK1D2106 の場合) に分配します。このとき、クロック分配のスキューを最小限に抑えます。各バッファ・ブロックは 1 つの入力と最大 6 つ (LMK1D2106) または 8 つ (LMK1D2108) の LVDS 出力で構成されます。入力は LVDS、LVPECL、HCSL、CML、LVCMOS のいずれかに対応可能です。
LMK1D210x は、50Ω 伝送経路の駆動に特化して設計されています。シングルエンド・モードで入力を駆動する場合は、未使用の負入力ピンに適切なバイアス電圧を印加する必要があります (Figure 8-6 参照)。
制御ピン (EN) を使用して、出力バンクをイネーブルまたはディセーブルできます。このピンがオープンのままの場 合、両方のバンク出力がイネーブルになります。制御ピンがロジック「0」の場合、両方のバンク出力がディセーブルになります (静的ロジック「0」)。制御ピンがロジック「1」の場合、一方のバンクの出力がディセーブルになりますが、他のバンクの出力はイネーブルになります。このデバイスは、フェイルセーフ機能をサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。
このデバイスは、1.8V、2.5V または 3.3V 電源で動作し、-40℃~105℃ (周囲温度) で動作が規定されています。
部品番号(1) | パッケージ | 本体サイズ (公称) |
---|---|---|
LMK1D2106 | VQFN (40) | 6.00mm × 6.00mm |
LMK1D2108 | VQFN (48) | 7.00mm × 7.00mm |