JAJSS15C November 2023 – October 2024 LMK3H0102
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
R9 を表 8-19 に示します。
概略表に戻ります。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 15:12 | OTP_ID | R/W | 0x3 | OTP 構成を識別するための構成可能フィールド。I2C モードで、4 ビットの予備フィールドとして使用可能。このフィールドは EFUSE に保存されます。 |
| 11:9 | SSC_CONFIG_SEL | R/W | 0x0 | SSC 変調構成。センター スプレッド変調が望ましい場合は、カスタム SSC 構成が必要です。4 つの事前設定済みダウン スプレッド変調の深度も使用可能です。その他の変調深度はカスタム SSC 構成が必要です。このフィールドは EFUSE に保存されます。 事前設定済みの SSC オプションは、特に 100MHz クロック出力用です。その他の出力周波数については、テキサス・インスツルメンツではカスタム SSC 構成の作成を推奨しています。 0h：カスタム SSC 構成設定 - カスタム構成作成の詳細については、「拡散スペクトラム クロック処理」を参照してください。 1h：–0.10% の事前設定済みダウンス プレッド 2h：–0.25% の事前設定済みダウンス プレッド 3h：–0.30% の事前設定済みダウンス プレッド 4h：–0.50% の事前設定済みダウンス プレッド その他すべての値：予約済み |
| 8 | OUT_FMT_SRC_SEL | R/W | 0x1 | OTP モードでは、FMT_ADDR ピンが出力フォーマット レジスタ設定を強制的にオーバーライドします。I2C モードでは、FMT_ADDR ピンはこの目的では使用されません。このフィールドは EFUSE に保存されます。 0h：OTP モードで出力フォーマットを選択する場合、FMT_ADDR ピンは無視されます。 1h：FMT_ADDR ピンが OTP モードにおけるレジスタ設定をオーバーライドします。出力フォーマットは LP-HCSL であり、終端抵抗値は起動時の FMT_ADDR ピンの状態に基づいています。 |
| 7:4 | OUT1_LPHSCL_AMP_SEL | R/W | 0x3 | LP-HCSL 出力フォーマット使用時の OUT1 出力スイング レベル。このフィールドは EFUSE に保存されます。 0h：625mV 1h：647mV 2h：668mV 3h：690mV 4h：712mV 5h：733mV 6h：755mV 7h：777mV 8h：798mV 9h：820mV Ah：842mV Bh：863mV Ch：885mV Dh：907mV Eh：928mV Fh：950mV |
| 3:0 | OUT0_LPHSCL_AMP_SEL | R/W | 0x6 | LP-HCSL 出力フォーマット使用時の OUT0 出力スイング レベル。このフィールドは EFUSE に保存されます。 0h：625mV 1h：647mV 2h：668mV 3h：690mV 4h：712mV 5h：733mV 6h：755mV 7h：777mV 8h：798mV 9h：820mV Ah：842mV Bh：863mV Ch：885mV Dh：907mV Eh：928mV Fh：950mV |