JAJSS15 データシート | TI.com

JAJSS15C November 2023 – October 2024 LMK3H0102

PRODUCTION DATA

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）

RER|16

サーマルパッド・メカニカル・データ

8.1.8 R7 レジスタ (アドレス = 0x7) [リセット = 0x6503]

R7 を表 8-19 に示します。

概略表に戻ります。

表 8-10 R7 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	概要
15	予約済み	該当なし	0x0	予約済み。このフィールドに書き込まないでください。
14:13	REF_CTRL_PIN_FUNC	R/W	0x1	REF_CTRL ピンの機能を設定します。このフィールドは EFUSE に保存されます。 0h：REF_CTRL ピンはディスエーブル、GND にプルされている。 1h：REF_CTRL ピンはディスエーブル、トライステート。 2h：REF_CTRL ピンは追加の LVCMOS REF_CLK 出力として機能する。 3h：REF_CTRL ピンはクロックレディ信号として機能する。
12:11	REF_CLK_DIV	R/W	0x0	REF_CTRL が REF_CLK として使用されている場合の REF_CLK 出力分周器値。このフィールドは EFUSE に保存されます。 0h：REF_CLK はディスエーブル。 1h：FOD/2 2h：FOD/4 3h：FOD/8
10	予約済み	R/W	0x1	予約済み。このフィールドには 1 以外の値を書き込まないでください。
9	REF_CLK_FOD_SEL	R/W	0x0	REF_CLK 出力の生成に使用する FOD を選択します。このフィールドは EFUSE に保存されます。 0h：FOD0 1h：FOD1
8	OUT1_EN	R/W	0x0	OUT1 の出力イネーブルビット。このフィールドは EFUSE に保存されます。 0h：OUT1 はディスエーブル。 1h：OUT1 はイネーブル。
7	OUT1_CH_SEL	R/W	0x0	OUT1 のソースを選択します。エッジコンバイナがイネーブルである場合、このビットは無視されます。このフィールドは EFUSE に保存されます。 0h：OUT1 は、CH0_EDGE_COMB_EN が 0 の場合はチャネル分周器 0 がソースとなり、CH0_EDGE_COMB_EN が 1 の場合はエッジコンバイナがソースとなります。 1h：OUT1 は、CH1_EDGE_COMB_EN が 0 の場合はチャネル分周器 1 がソースとなり、CH1_EDGE_COMB_EN が 1 の場合はエッジコンバイナがソースとなります。
6:5	OUT1_SLEW_RATE	R/W	0x0	OUT1 のスルーレート制御。このフィールドは EFUSE に保存されます。差動出力フォーマットにのみ適用されます。 0h：2.3V/ns～3.5V/ns 1h：2.0V/ns～3.2V/ns 2h：1.7V/ns～2.8V/ns 3h：1.4V/ns～2.7V/ns
4:2	OUT1_FMT	R/W	0x0	OUT1 の出力フォーマットを選択します。このフィールドは EFUSE に保存されます。 0h：LP-HCSL の 100Ω 終端 1h：LP-HCSL の 85Ω 終端 2h：AC 結合 LVDS 3h：DC 結合 LVDS 4h：LVCMOS、OUTx_P イネーブル、OUTx_N ディスエーブル 5h：LVCMOS、OUTx_P ディスエーブル、OUTx_N イネーブル 6h：LVCMOS、OUTx_P イネーブル、OUTx_N イネーブル、位相差 180° 7h：LVCMOS、OUTx_P イネーブル、OUTx_N イネーブル、OUTx_P と OUTx_N 同相
1	OUT0_EN	R/W	0x0	OUT0 の出力イネーブルビット。このフィールドは EFUSE に保存されます。 0h：OUT0 はディスエーブル。 1h：OUT0 はイネーブル。
0	OE_PIN_POLARITY	R/W	0x1	OE ピンの極性選択。このビットは OUTx_EN ビットの極性には影響せず、OE ピンのみに影響します。このフィールドは EFUSE に保存されます。 0h：OE はアクティブ High (OE を VDD に接続すると出力がイネーブルになる)。 1h：OE はアクティブ Low (OE を GND に接続すると出力がイネーブルになる)。