このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
2 つのアナログ位相ロック ループ (APLL) による 2 つの高性能デジタル位相ロック ループ (DPLL)
LMK5C22212AS1 は、無線通信およびインフラ アプリケーションの厳しい要件を満たすように設計された高性能ネットワーク シンクロナイザおよびジッタ クリーナです。
このデバイスは、IEEE-1588 PTP をプライマリ基準クロック ソースと同期するためのソフトウェア サポートがバンドルされたデバイスです。詳細については、テキサス・インスツルメンツにお問い合わせください。
ネットワーク シンクロナイザは、ループ帯域幅がプログラム可能で外部ループ フィルタを使用しないヒットレス スイッチングとジッタ減衰を実現するために、2 つの DPLL を内蔵しており、最大限の柔軟性と使いやすさを備えています。各 DPLL は、対になった APLL を DPLL リファレンス入力に位相固定します。
APLL1 は、BAW APLL として知られるテキサス・インスツルメンツ独自のバルク弾性波 (BAW) 技術を採用した超高性能 PLL を特長としており、XO および DPLL リファレンス入力のジッタにも周波数にも無関係に、45fs (標準値) / 60fs (最大値)、12kHz~20MHz RMS ジッタ (491.52MHz 時) で、出力クロックを生成できます。APLL2/DPLL2 には、2 番目の周波数および / また同期ドメインのオプションがあります。
リファレンス検証回路は、DPLL 基準クロックを監視し、スイッチオーバー イベントを検出すると入力間でヒットレス スイッチングを実行します。ゼロ遅延モード (ZDM) と位相キャンセルを有効にすることで、入力と出力の位相関係を制御できます。
本デバイスは、I2C または SPI インターフェイスを介して完全にプログラム可能です。内蔵 EEPROM を使用して、システムの起動クロックをカスタマイズできます。また、このデバイスには出荷時デフォルトの ROM プロファイルもフォールバック オプションとして用意されています。