DATA SHEET
LMK61E0M EEPROM内蔵、超低ジッタのプログラマブル発振器
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1 特長
- 超低ノイズ、高性能
- ジッタ: 500fs RMS (標準値、LMK61E0M、fOUT > 50MHz)
- LMK61E0Mは200MHzまでの3.3V LVCMOS出力をサポート
- 合計周波数許容誤差: ±25ppm
- システム・レベルの特長
- グリッチなしの周波数マージン処理: 公称値から最大±1000ppm
- EEPROM内蔵: スタートアップ設定をユーザーが構成可能
- その他の特長
- デバイス制御: 最大1000kHzのファースト・モードI2C
- 動作電圧: 3.3V
- 工業用温度範囲: (-40℃～+85℃)
- 7mm×5mmの8ピン・パッケージ
- デフォルト周波数: 70.656MHz
2 アプリケーション
- 水晶振動子、SAW、またはシリコン・ベースの発振器に代わる高性能の代替品
- スイッチ、ルータ、ネットワーク・ライン・カード、ベースバンド・ユニット(BBU)、サーバ、ストレージ/SAN
- 試験/測定機器
- 医療用画像処理
- FPGA、プロセッサ接続
- xDSL、ビデオ放送
3 概要
LMK61E0ファミリの超低ジッタPLLatinumTMプログラマブル発振器は、fractional-N周波数シンセサイザと内蔵VCOを使用して、一般的に使用されるリファレンス・クロックを生成します。LMK61E0Mは、3.3V LVCMOS出力をサポートしています。このデバイスは、オンチップのEEPROMにより自己スタートアップし、工場でプログラムされたデフォルト出力周波数を生成します。また、デバイスのレジスタとEEPROM設定は、I2Cシリアル・インターフェイス経由でシステム内で完全にプログラム可能です。このデバイスは、I2Cシリアル・インターフェイスにより細かい/粗い周波数マージン処理を実行でき、デジタル制御の発振器(DCXO)となります。
PLL帰還分周値の更新により、スパイクやグリッチなしに出力周波数を調整できます。xDSLの要件との互換のためには12.5MHzのPFD (R分周値 = 4、ダブラー無効)で1ppb未満の刻みで、放送ビデオの要件との互換のためには100MHzのPFD (R分周値 = 1、ダブラー有効)で5.2ppb未満の刻みで調整が可能です。また、周波数マージン処理機能により、標準への準拠やシステムのタイミング・マージン・テストなどのシステム設計検証テスト(DVT)が容易になります。
製品情報(1)
| 型番 | パッケージ | 本体サイズ(公称) |
|---|---|---|
| LMK61E0M | QFM (8) | 7.00mm×5.00mm |
- 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
Device Images
ピン配列と単純なブロック図
5 Pin Configuration and Functions
SIA Package
8-Pin QFM
Top View
Pin Functions
| PIN | I/O | DESCRIPTION | |
|---|---|---|---|
| NAME | NO. | ||
| POWER | |||
| GND | 3 | Ground | Device Ground. |
| VDD | 6 | Power | 3.3-V Power Supply. |
| OUTPUT BLOCK | |||
| OUT0, OUT1 | 4, 5 | Output | 3.3-V LVCMOS Output Pair (Outputs can be individually set to same polarity, opposite polarity, or tri-state) in LMK61E0M. By default, OUT0 is enabled and OUT1 is disabled and set at high impedance on power-up. |
| DIGITAL CONTROL / INTERFACES | |||
| ADD | 2 | LVCMOS | When left open, LSB of I2C slave address is set to 01. When tied to VDD, LSB of I2C slave address is set to 11. When tied to GND, LSB of I2C slave address is set to 00. |
| OE | 1 | LVCMOS | Output Enable (internal pullup). In LMK61E0M, when set to low, output on OUT0 is disabled and set at high impedance. |
| SCL | 8 | LVCMOS | I2C Serial Clock (open-drain). Requires an external pullup resistor to VDD. |
| SDA | 7 | LVCMOS | I2C Serial Data (bi-directional, open-drain). Requires an external pullup resistor to VDD. |
6 Specifications
6.1 Absolute Maximum Ratings
over operating free-air temperature range (unless otherwise noted)(1)| MIN | MAX | UNIT | ||
|---|---|---|---|---|
| VDD | Device supply voltage | –0.3 | 3.6 | V |
| VIN | Input voltage range for logic inputs | –0.3 | VDD + 0.3 | V |
| VOUT | Output voltage range for clock outputs | –0.3 | VDD + 0.3 | V |
| TJ | Junction temperature | 150 | °C | |
| TSTG | Storage temperature | –40 | 125 | °C |
(1) Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. These are stress ratings only, which do not imply functional operation of the device at these or any other conditions beyond those indicated under Recommended Operating Conditions. Exposure to absolute maximum-rated conditions for extended periods may affect device reliability.
6.2 ESD Ratings
| VALUE | UNIT | |||
|---|---|---|---|---|
| V(ESD) | Electrostatic discharge | Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001(1) | ±2000 | V |
| Charged-device model (CDM), per JEDEC specification JESD22-C101(2) | ±500 | |||
(1) JEDEC document JEP155 states that 500 V HBM allows safe manufacturing with a standard ESD control process.
(2) JEDEC document JEP157 states that 250 V CDM allows safe manufacturing with a standard ESD control process.
