JAJSPW5C
November 2023 – May 2024
LMKDB1108
,
LMKDB1120
,
LMKDB1204
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
Device Comparison
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
SMBus Timing Requirements
6.7
SBI Timing Requirements
6.8
Timing Diagrams
6.9
Typical Characteristics
7
Parameter Measurement Information
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Input Features
8.3.1.1
Running Input Clocks When Device is Powered Off
8.3.1.2
Fail-Safe Inputs
8.3.1.3
Input Configurations
8.3.1.3.1
Internal Termination for Clock Inputs
8.3.1.3.2
AC-Coupled or DC-Coupled Clock Inputs
8.3.2
Flexible Power Sequence
8.3.2.1
PWRDN# Assertion and Deassertion
8.3.2.2
OE# Assertion and Deassertion
8.3.2.3
PWRGD Assertion
8.3.2.4
Clock Input and PWRGD/PWRDN# Behaviors When Device Power is Off
8.3.3
LOS and OE
8.3.3.1
Additional OE# Pins for LMKDB1120 and Backward Compatibility
8.3.3.2
Synchronous OE
8.3.3.3
OE Control
8.3.3.4
Automatic Output Disable
8.3.3.5
LOS Detection
8.3.4
Output Features
8.3.4.1
Double Termination
8.3.4.2
Programmable Output Slew Rate
8.3.4.3
Programmable Output Swing
8.3.4.4
Accurate Output Impedance
8.3.4.5
Programmable Output Impedance
8.4
Device Functional Modes
8.4.1
SMBus Mode
8.4.2
SBI Mode
8.4.3
Pin Mode
9
Register Maps
9.1
LMKDB1120 Registers
9.2
LMKDB1108 Registers
9.3
LMKDB1204 Registers
10
Application and Implementation
10.1
Application Information
10.2
Typical Application
10.2.1
Design Requirements
10.2.2
Detailed Design Procedure
10.2.3
Application Curves
10.3
Power Supply Recommendations
10.4
Layout
10.4.1
Layout Guidelines
10.4.2
Layout Example
11
Device and Documentation Support
11.1
Documentation Support
11.1.1
Related Documentation
11.2
ドキュメントの更新通知を受け取る方法
11.3
サポート・リソース
11.4
Trademarks
11.5
静電気放電に関する注意事項
11.6
用語集
12
Revision History
13
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
REX|28
MPQF766
サーマルパッド・メカニカル・データ
発注情報
jajspw5c_oa
jajspw5c_pm
1
特長
LP-HCSL クロック バッファ
およびクロック マルチプレクサ
(以下に対応):
PCIe Gen 1~Gen 6
CC (共通クロック) および IR (独立リファレンス) PCIe アーキテクチャ
SSC あり / なしの入力クロック
DB2000QL 準拠:
すべてのデバイスが DB2000QL 仕様に適合
LMKDB1120 は、DB2000QL とピン互換
非常に小さい追加ジッタ:
156.25MHz 時の 12kHz~20MHz に対する RMS 追加ジッタ:31fs 以下
PCIe Gen 4 の追加ジッタ:13fs 以下
PCIe Gen 5 の追加ジッタ:5fs 以下
PCIe Gen 6 の追加ジッタ:3fs 以下
フェイルセーフ入力
柔軟な電源投入シーケンス
自動出力ディセーブル
個別出力イネーブル
SBI (サイドバンド インターフェイス) による高速出力のイネーブル / ディセーブル
LOS (信号損失) 入力検出
出力インピーダンス:85Ωまたは 100Ω
電源:1.8V/3.3V±10%
周囲温度範囲:-40℃~105℃