JAJSJO8C March   2020  – January 2021 LMQ61460-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 概要 (続き)
  6. 6 デバイス比較表
  7. 7 ピン構成および機能
  8. 8 仕様
    1. 8.1 絶対最大定格
    2. 8.2 ESD 定格
    3. 8.3 推奨動作条件
    4. 8.4 熱に関する情報
    5. 8.5 電気的特性
    6. 8.6 タイミング特性
    7. 8.7 システム特性
    8. 8.8 代表的特性
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1  EN/SYNC による有効化と VIN UVLO
      2. 9.3.2  EN/SYNC ピンによる同期
      3. 9.3.3  可変スイッチング周波数
      4. 9.3.4  クロックのロック
      5. 9.3.5  PGOOD 出力動作
      6. 9.3.6  内部 LDO、VCC UVLO、BIAS 入力
      7. 9.3.7  ブートストラップ電圧と VCBOOT-UVLO (CBOOT ピン)
      8. 9.3.8  調整可能な SW ノードのスルーレート
      9. 9.3.9  スペクトラム拡散
      10. 9.3.10 ソフトスタートとドロップアウトからの回復
      11. 9.3.11 出力電圧設定
      12. 9.3.12 過電流および短絡保護
      13. 9.3.13 サーマル・シャットダウン
      14. 9.3.14 入力電源電流
    4. 9.4 デバイスの機能モード
      1. 9.4.1 シャットダウン・モード
      2. 9.4.2 スタンバイ・モード
      3. 9.4.3 アクティブ・モード
        1. 9.4.3.1 CCM モード
        2. 9.4.3.2 自動モード – 軽負荷動作
          1. 9.4.3.2.1 ダイオード・エミュレーション
          2. 9.4.3.2.2 周波数低減
        3. 9.4.3.3 FPWM モード - 軽負荷動作
        4. 9.4.3.4 最小オン時間 (高入力電圧) での動作
        5. 9.4.3.5 ドロップアウト
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1  スイッチング周波数の選択
        2. 10.2.2.2  出力電圧の設定
        3. 10.2.2.3  インダクタの選択
        4. 10.2.2.4  出力コンデンサの選択
        5. 10.2.2.5  入力コンデンサの選択
        6. 10.2.2.6  ブート・コンデンサ
        7. 10.2.2.7  ブート抵抗
        8. 10.2.2.8  VCC
        9. 10.2.2.9  BIAS
        10. 10.2.2.10 CFF と RFF の選択
        11. 10.2.2.11 外部 UVLO
      3. 10.2.3 アプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 グランドと熱に関する考慮事項
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 サポート・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
9.4.3.2.2 周波数低減

本デバイスは、出力電圧が高くなると常に周波数を下げます。この機能は、内部信号 Comp が Low でありかつ FB のレギュレーション設定点と FB に印加される電圧との間にオフセットが存在する場合、常に有効化されます。結果的に、自動モードでの軽負荷の間、通常動作の場合よりも出力インピーダンスが大きくなります。本デバイスが完全に無負荷である場合、出力電圧は約 1% 高くなるはずです。

GUID-33DEF48A-A40A-4F72-A73F-590723D6C1E5-low.gif
自動モードでは、本デバイスの出力電流が定格電流の約 1/10 を下回ると、降圧コンバータが完全に無負荷になった際に出力電圧が 1% 高くなるように出力抵抗が増大します。
図 9-18 定常状態の出力電圧と自動モードの出力電流との関係

PFM 動作では、PFM 検出回路を動作させるために、出力電圧に小さな正の DC オフセットが必要となります。PFM の周波数が低いほど、VOUT に必要な DC オフセットは大きくなります。VOUT での DC オフセットが許容できない場合、VOUT に接続したダミー負荷または FPWM モードを使うことで、このオフセットを低減または除去できます。