JAJSJ72C June   2020  – February 2021 LMX2820

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成と機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  基準発振器入力
      2. 7.3.2  入力パス
        1. 7.3.2.1 入力パス・ダブラ (OSC_2X)
        2. 7.3.2.2 プリ R デバイダ (PLL_R_PRE)
        3. 7.3.2.3 プログラマブル入力マルチプライヤ (MULT)
        4. 7.3.2.4 R デバイダ (PLL_R)
      3. 7.3.3  PLL 位相検出器とチャージ・ポンプ
      4. 7.3.4  N デバイダとフラクショナル回路
        1. 7.3.4.1 整数 N 分周部 (PLL_N)
        2. 7.3.4.2 分数 N 分周部 (PLL_NUM および PLL_DEN)
        3. 7.3.4.3 変調器の次数 (MASH_ORDER)
      5. 7.3.5  LD ピンのロック検出
      6. 7.3.6  MUXOUT ピンと読み戻し
      7. 7.3.7  内部 VCO
        1. 7.3.7.1 VCO のキャリブレーション
          1. 7.3.7.1.1 VCO のゲインおよび範囲の決定
      8. 7.3.8  チャネル・デバイダ
      9. 7.3.9  出力周波数ダブラ
      10. 7.3.10 出力バッファ
      11. 7.3.11 パワーダウン・モード
      12. 7.3.12 複数デバイスでの位相同期
        1. 7.3.12.1 同期のカテゴリ
        2. 7.3.12.2 位相調整
          1. 7.3.12.2.1 MASH_SEED を使った位相シフト
          2. 7.3.12.2.2 静的と動的な位相調整の比較
          3. 7.3.12.2.3 位相調整への微調整
      13. 7.3.13 SYSREF
      14. 7.3.14 高速 VCO キャリブレーション
      15. 7.3.15 ダブル・バッファリング (シャドウ・レジスタ)
      16. 7.3.16 出力ミュート・ピンとピンポン手法
    4. 7.4 デバイスの機能モード
      1. 7.4.1 外部 VCO モード
      2. 7.4.2 外部フィードバック入力ピン
        1. 7.4.2.1 PFDIN の外部フィードバック・モード
        2. 7.4.2.2 RFIN 外部フィードバック・モード
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 未使用ピンの処理
      2. 8.1.2 外部ループ・フィルタ
      3. 8.1.3 インスタント・キャリブレーションの使用
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 初期化およびパワーオン・シーケンス
  9. 9 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 ピン構成と機能

GUID-4BAE681E-3339-4B06-B6FC-77B199EFEB90-low.gif図 5-1 RTC パッケージ 48 ピン VQFN 上面図
表 5-1 ピン機能
ピン I/O 説明
名前 番号 (1)
電源とグランド
VCCBUF 24 P 出力バッファ電源。グランドに接続した、低 ESR で 0.1µF と 1µF のデカップリング・コンデンサを使用して、3.3V に接続します。
VCCBUF2 33 P バッファ電源。グランドに接続した、低 ESR で 0.1µF と 1µF のデカップリング・コンデンサを使用して、3.3V に接続します。
VCCCP 13 P チャージ・ポンプ電源。グランドに接続した、1µF のデカップリング・コンデンサを使用して、3.3V に接続します。
VCCDIG 7 P デジタル電源。グランドに接続した、低 ESR で 0.1µF と 1µF のデカップリング・コンデンサを使用して、3.3V に接続します。
VCCMASH 17 P デジタル電源。グランドに接続した、低 ESR で 0.1µF と 1µF のデカップリング・コンデンサを使用して、3.3V に接続します。
VCCVCO 45 P VCO 電源。グランドに接続した、低 ESR で 0.1µF と 1µF のデカップリング・コンデンサを使用して、3.3V に接続します。
GND 2 G グランド
4
6
15
16
27
29
32
40
42
47
48
DAP — — 正しい動作のため、GND ピンは露出したサーマル・パッドに接続します。このサーマル・パッドは、複数のビアを使用して内部の任意の PCB グランド・プレーンに接続し、優れた熱特性を実現できます。
NC 35 NC グランドに接続します。
バイアス / LDO バイパス
BIASVAR 41 B VCO バラクタ・バイアス。1µF のデカップリング・コンデンサをグランドに接続します。
BIASVCO 3 B VCO バイアス。低 ESR で、0.47µF (キャリブレーション時間を最短にする場合) から 4.7µF (帯域内位相ノイズを最適化する場合) までの容量のコンデンサを接続します。
BIASVCO2 34 B VCO バイアス。1µF のデカップリング・コンデンサをグランドに接続します。ピンの近くに配置します。
REFVCO2 36 B VCO 電源基準電圧。1µF のデカップリング・コンデンサをグランドに接続します。
REGIN 10 B 入力基準パス・レギュレータのデカップリング。1µF のデカップリング・コンデンサをグランドに接続します。ピンの近くに配置します。高周波ノイズにフィルタを適用するには、低 ESR の 0.1µF のデカップリング・コンデンサを追加することをお勧めします。
REGVCO 46 B VCO レギュレータ・ノード。1µF のデカップリング・コンデンサをグランドに接続します。
REFVCO 44 B VCO 電源基準電圧。10µF のデカップリング・コンデンサをグランドに接続します。
デジタル入力
CE 1 I チップのイネーブル。高インピーダンスの CMOS 入力。1.8V から 3.3V までのロジック。アクティブ High で、デバイスの電源をオンにします。
MUTE 37 I バッファのミュート制御。高インピーダンスの CMOS 入力。1.8V から 3.3V までのロジック。
PSYNC 5 I 位相同期で、入力信号レベルは構成可能です。直列の 100Ω とともに PSYNC 信号に接続するか、使用しない場合は GND に接続します。
CS# 39 I SPI ラッチ。高インピーダンスの CMOS 入力。1.8V から 3.3V までのロジック。
SCK 18 I SPI クロック。高インピーダンスの CMOS 入力。1.8V から 3.3V までのロジック。
SDI 19 I SPI データ。高インピーダンスの CMOS 入力。1.8V から 3.3V までのロジック。
アナログ入力
OSCIN_P 8 I 基準入力クロック (+)。高インピーダンスのセルフバイアス・ピン。AC カップリングが必要です。使用しない場合は、50Ω の抵抗を介してグランドに AC カップリングします。
PFDIN 20 I 外部 PFD 入力。セルフバイアス・ピン。AC カップリングと、外部の 50Ω 抵抗でグランドに接続されている必要があります。
RFIN 28 I 外部 VCO 入力。内部で 50Ω 終端されています。AC カップリングが必要です。
OSCIN_N 9 I 基準入力クロック (-)。高インピーダンスのセルフバイアス・ピン。AC カップリングが必要です。使用しない場合は、50Ω の抵抗を介してグランドに AC カップリングします。
SRREQ_P 11 I 差動 SYSREF 入力クロック (+)。AC および DC カップリングをサポートします。
VTUNE 43 I VCO 調整電圧入力。1.5nF 以上のコンデンサを VCO グランドに接続します。
SRREQ_N 12 I 差動 SYSREF 入力クロック (-)。AC および DC カップリングをサポートします。
出力
CPOUT 14 O チャージ・ポンプの出力。ループ・フィルタの C1 を、このピンの近くに接続することを推奨します。
LD 38 O ロック検出出力。3.3V ロジック。
MUXOUT 23 O SPI 読み戻し出力。3.3V ロジック。CE = Low のときは高インピーダンスです。
RFOUTA_N 30 O、PU 差動出力 A (-)。内部 50Ω プルアップ。AC カップリングが必要です。
RFOUTA_P 31 O、PU 差動出力 A (+)。内部 50Ω プルアップ。AC カップリングが必要です。
RFOUTB_N 25 O、PU 差動出力 B (-)。内部 50Ω プルアップ。AC カップリングが必要です。
RFOUTB_P 26 O、PU 差動出力 B (+)。内部 50Ω プルアップ。AC カップリングが必要です。
SROUT_N 22 O、PU 差動 SYSREF 出力 (-)。内部 50Ω プルアップ。
SROUT_P 21 O、PU 差動 SYSREF 出力 (+)。内部 50Ω プルアップ。
(1) 各ピンの I/O タイプの定義は次のとおりです。
  • P = 電源
  • G = グランド
  • NC = 接続なし。このピンはグランドに接続するか、どこにも接続しません。
  • B = バイアス / LDO バイパス
  • I = 入力
  • O = 出力
  • PU = プルアップ