一般に、レイアウトのガイドラインは他のほとんどの PLL デバイスと同様です。いくつか固有のガイドラインが存在するので、以下に示します。
- GND ピンはパッケージで、DAP に戻るよう配線できます。
- OSCIN ピンは内部的にバイアスされており、AC 結合する必要があります。
- SRREQ ピンを使用しない場合は、DAP に接地できます。
- 200kHz~1MHz の範囲で最適な VCO 位相ノイズを実現するには、VTUNE ピンに最も近いコンデンサを最低 1.5nF にするのが理想的です。この容量が大きいコンデンサが必要なことから、ループの帯域幅が制限される可能性があるため、VCO 位相ノイズを犠牲にして、この値を (たとえば 1nF に) 減らすことができます。
- シングルエンド出力が必要な場合、反対側にも同じ負荷が必要です。しかし、使用する側の配線は、補完側をビアにより基板の反対側に配線することで最適化できます。こちらの側でも、使用される側と負荷が等価に見えるようにします。
- デバイスの DAP が、多くのビアで十分に接地されていることを確認してください。可能なら全面銅箔にします。
- LMX2820 の露出パッドと同じサイズのサーマル・パッドを取り付けます。放熱性能を最大にするため、サーマル・パッドにビアを追加します。
- より低損失の誘電体 (Rogers 4350B など) を使用して、最適な出力電力を実現します。