JAJSA34K November   2002  – December 2016 LP2996-N , LP2996A

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
    4. 7.4 Device Functional Modes
      1. 7.4.1 Start-Up
      2. 7.4.2 Normal Operation
      3. 7.4.3 Shutdown
  8. 8 Applications and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Applications
      1. 8.2.1 Typical SSTL-2 Application Circuit
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
          1. 8.2.1.2.1 Input Capacitor
          2. 8.2.1.2.2 Output Capacitor
            1. 8.2.1.2.2.1 Aluminum Electrolytics
            2. 8.2.1.2.2.2 Ceramic Capacitors
            3. 8.2.1.2.2.3 Hybrid Capacitors
            4. 8.2.1.2.2.4 PC Application Considerations
        3. 8.2.1.3 Application Curves
      2. 8.2.2 Other Application Circuits
        1. 8.2.2.1 SSTL-2 Applications
        2. 8.2.2.2 DDR-II Applications
        3. 8.2.2.3 DDR-III Applications
      3. 8.2.3 Level Shifting
      4. 8.2.4 HSTL Applications
      5. 8.2.5 QDR Applications
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Examples
    3. 10.3 Thermal Considerations
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 関連リンク
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 コミュニティ・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 用語集
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • 最小VDDQ:
    • 1.8V (LP2996-N)
    • 1.35V (LP2996A)
  • ソースおよびシンク電流
  • 低い出力電圧オフセット
  • 出力電圧の設定に外付け抵抗が不要
  • リニア・トポロジ
  • Suspend-to-RAM (STR)機能
  • 適切なESRのセラミック・コンデンサで安定
  • 少ない外付け部品数
  • サーマル・シャットダウン

2 アプリケーション

  • LP2996-N: DDR1およびDDR2の終端電圧
  • LP2996A: DDR1、DDR2、DDR3、DDR3Lの終端電圧
  • FPGA
  • 産業用および医療用PC
  • SSTL-2およびSSTL-3の終端
  • HSTLの終端

3 概要

LP2996-NおよびLP2996Aリニア・レギュレータは、DDR-SDRAMに関するJEDEC SSTL-2仕様を満たすよう設計されています。これらのデバイスはDDR2もサポートしています。LP2996AはDDR3およびDDR3L VTTバスの終端をサポートし、VDDQの最小値は1.35Vです。これらのデバイスには高速のオペアンプが搭載されているため、負荷過渡応答が非常に優れています。出力ステージでは貫通電流が防止され、DDR-SDRAM終端での必要に応じて、アプリケーションで1.5Aの連続的な電流と、最大3Aの過渡ピーク電流を供給できます。LP2996-NおよびLP2996AにはVSENSEピンも搭載され、優れた負荷レギュレーションを行うとともに、チップセットとDIMMの基準電圧としてVREF出力を供給します。

LP2996-NおよびLP2996Aには追加機能として、アクティブLOWのシャットダウン(SD)ピンがあり、Suspend-to-RAM (STR)機能を提供します。SDがLOWに設定されると、VTT出力がtri-stateになり、高インピーダンス出力を供給しますが、VREFはアクティブに維持されます。このモードでは、低い静止電流によって消費電力を削減できます。

LP2998およびLP2998-Q1デバイスは、車載用途およびDDRアプリケーションで、氷点下の温度で動作が必要とされる場合にお勧めします。

アプリケーション設計者はWEBENCH®設計ツールを使用して、LP2998およびLP2998-Q1を使用するアプリケーションの生成、最適化、シミュレーションを実行できます。

製品情報(1)

型番 パッケージ 本体サイズ（公称）
LP2996-N SOIC (8) 4.90mm×3.90mm
LP2996-N、LP2996A WSON (8) 4.90mm×3.90mm
LP2996-N WQFN (16) 4.00mm×4.00mm
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。

概略回路図

LP2996-N LP2996A 20057518.gif

4 改訂履歴

Changes from J Revision (March 2013) to K Revision

  • Added 「製品情報」表、「仕様」セクション、「ESD定格」表、「熱に関する情報」セクション、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションGo
  • Added データシート全体にLP2996AGo
  • Added データシート全体にDDR3サポートGo
  • Deleted Lead temperature (260°C maximum) from Absolute Maximum RatingsGo
  • Changed Thermal Resistance, RθJA, values in Thermal Information From: 151°C/W To: 119.5°C/W (SOIC), From: 151°C/W To: 56.5°C/W (SO), and From: 151°C/W To: 52.7°C/W (WQFN)Go

Changes from I Revision (March 2013) to J Revision

  • Changed ナショナル・セミコンダクターのデータシートのレイアウトをTIフォーマットにGo
  • Added VDDQ範囲Go