JAJSMP0B October   2021  – June 2024 LP87743-Q1 , LP87744-Q1 , LP87745-Q1

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4概要 (続き)
  6. 5Pin Configuration and Functions
  7. 6Device and Documentation Support
    1. 6.1 Documentation Support
    2. 6.2 ドキュメントの更新通知を受け取る方法
    3. 6.3 サポート・リソース
    4. 6.4 Trademarks
    5. 6.5 静電気放電に関する注意事項
    6. 6.6 用語集
  8. 7Revision History
  9. 8Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • RXV|28
サーマルパッド・メカニカル・データ
発注情報

4 概要 (続き)

LP8774x-Q1 デバイスは、プログラム可能なスタートアップとシャットダウンの遅延、および ENABLE 信号に同期したシーケンスをサポートしています。このシーケンスには、外部レギュレータ、ロード スイッチ、プロセッサ リセットを制御するための GPO 信号も含めることができます。デバイスのデフォルト設定は不揮発性メモリ (NVM) にプログラムされています。このデバイスは、出力スルー レートを制御し、デバイスのスタートアップ時に出力電圧のオーバーシュートおよび突入電流を最小化します。

このデータシートは、検証済みのように、すべてのレジスタ設定も含めてスーパーセット デバイスに適用され、以下の標準型番 LP8774x-Q1 と注文可能な型番 LP8774xyzzRXVRQ1 を記載しています。
LP87743-Q1 LP87744-Q1 LP87745-Q1 LP8774x-Q1 の注文可能な型番体系図 4-1 LP8774x-Q1 の注文可能な型番体系