JAJSQI4 june   2023 LSF0101

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性
    6. 6.6  LSF0101 AC 性能 (降圧変換) スイッチング特性、VCCB = 3.3V
    7. 6.7  LSF0101 AC 性能 (降圧変換) スイッチング特性、VCCB = 2.5V
    8. 6.8  LSF0101 AC 性能 (降圧変換) スイッチング特性、VCCB = 3.3V
    9. 6.9  LSF0101 AC 性能 (昇圧変換) スイッチング特性、VCCB = 2.5V
    10. 6.10 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 自動双方向電圧変換
      2. 8.3.2 出力イネーブル
    4. 8.4 デバイスの機能モード
      1. 8.4.1 昇圧および降圧変換
        1. 8.4.1.1 昇圧変換
        2. 8.4.1.2 降圧変換
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 オープン・ドレイン・インターフェイス (I2C、PMBus、SMBus、GPIO)
        1. 9.2.1.1 設計要件
          1. 9.2.1.1.1 イネーブル、ディセーブル、およびリファレンス電圧のガイドライン
          2. 9.2.1.1.2 バイアス回路
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1 双方向変換
          2. 9.2.1.2.2 プルアップ抵抗の値設定
          3. 9.2.1.2.3 単一電源変換
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 Vref_B < Vref_A + 0.8V の電圧変換
  11. 10電源に関する推奨事項
  12. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 関連資料
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.4.1.1 昇圧変換

信号が A から B に駆動され、An ポートが High になると、スイッチがオフになり、プルアップ電源電圧 (VPU) に接続されているプルアップ抵抗により、Bn ポートが Vref_A より高い電圧に駆動されます。この機能により、方向制御を必要とせずに、ユーザーが選択した高電圧と低電圧の間でシームレスに変換できます。ハイサイドには、プルアップ抵抗が常に必要です。ローサイドには、デバイスの出力のローサイドがオープン・ドレインである場合、または入力のリーク電流が 1µA を超える場合にのみプルアップ抵抗が必要です。

GUID-20230222-SS0I-CJRC-P0QF-BRGDRLCDVR35-low.svg図 8-2 プッシュプルおよびオープン・ドレイン構成の昇圧変換の回路図例

LSF を使用した昇圧変換では、最大データ・レートとシンク電流に注意してください。最大データ・レートは、出力信号の立ち上がりエッジに直接関係します。シンク電流は、電源値と選択したプルアップ抵抗値に依存します。式 1 に最大データ・レートの式、式 2 に最大シンク電流の式を示します。どちらも推定値です。高速で動作させるには、RC 値を小さくする必要がありますが、これには強力なドライバも必要です。回路部品に基づく推定データ・レートとシンク電流の計算については、『LSF ファミリを使用した昇圧変換』ビデオを参照してください。

式 1. 13×2RB1CB1= 16RB1CB1 (bitssecond)
式 2. IOL ≅ VCCARA1+ VCCBRB1 (A)