• Menu
  • Product
  • Email
  • PDF
  • Order now

  • MSP430FR203x ミクスト・シグナル・マイクロコントローラ

    • JAJSG12E October   2014  – December 2019 MSP430FR2032 , MSP430FR2033

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • MSP430FR203x ミクスト・シグナル・マイクロコントローラ
  1. 1デバイスの概要
    1. 1.1 特長
    2. 1.2 アプリケーション
    3. 1.3 概要
    4. 1.4 機能ブロック図
  2. 2改訂履歴
  3. 3Device Comparison
    1. 3.1 Related Products
  4. 4Terminal Configuration and Functions
    1. 4.1 Pin Diagrams
    2. 4.2 Signal Descriptions
    3. 4.3 Pin Multiplexing
    4. 4.4 Connection of Unused Pins
  5. 5Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  ESD Ratings
    3. 5.3  Recommended Operating Conditions
    4. 5.4  Active Mode Supply Current Into VCC Excluding External Current
    5. 5.5  Active Mode Supply Current Per MHz
    6. 5.6  Low-Power Mode LPM0 Supply Currents Into VCC Excluding External Current
    7. 5.7  Low-Power Mode LPM3 and LPM4 Supply Currents (Into VCC) Excluding External Current
    8. 5.8  Low-Power Mode LPMx.5 Supply Currents (Into VCC) Excluding External Current
    9. 5.9  Typical Characteristics, Low-Power Mode Supply Currents
    10. 5.10 Typical Characteristics - Current Consumption Per Module
    11. 5.11 Thermal Characteristics
    12. 5.12 Timing and Switching Characteristics
      1. 5.12.1 Power Supply Sequencing
        1. Table 5-1 PMM, SVS and BOR
      2. 5.12.2 Reset Timing
        1. Table 5-2 Wake-Up Times From Low-Power Modes and Reset
      3. 5.12.3 Clock Specifications
        1. Table 5-3 XT1 Crystal Oscillator (Low Frequency)
        2. Table 5-4 DCO FLL, Frequency
        3. Table 5-5 REFO
        4. Table 5-6 Internal Very-Low-Power Low-Frequency Oscillator (VLO)
        5. Table 5-7 Module Oscillator Clock (MODCLK)
      4. 5.12.4 Digital I/Os
        1. Table 5-8 Digital Inputs
        2. Table 5-9 Digital Outputs
        3. 5.12.4.1  Digital I/O Typical Characteristics
      5. 5.12.5 Timer_A
        1. Table 5-10 Timer_A Recommended Operating Conditions
      6. 5.12.6 eUSCI
        1. Table 5-11 eUSCI (UART Mode) Recommended Operating Conditions
        2. Table 5-12 eUSCI (UART Mode) Switching Characteristics
        3. Table 5-13 eUSCI (SPI Master Mode) Recommended Operating Conditions
        4. Table 5-14 eUSCI (SPI Master Mode) Switching Characteristics
        5. Table 5-15 eUSCI (SPI Slave Mode) Switching Characteristics
        6. Table 5-16 eUSCI (I2C Mode) Switching Characteristics
      7. 5.12.7 ADC
        1. Table 5-17 ADC, Power Supply and Input Range Conditions
        2. Table 5-18 ADC, 10-Bit Timing Parameters
        3. Table 5-19 ADC, 10-Bit Linearity Parameters
      8. 5.12.8 FRAM
        1. Table 5-20 FRAM
      9. 5.12.9 Emulation and Debug
        1. Table 5-21 JTAG and Spy-Bi-Wire Interface Characteristics
  6. 6Detailed Description
    1. 6.1  CPU
    2. 6.2  Operating Modes
    3. 6.3  Interrupt Vector Addresses
    4. 6.4  Bootloader (BSL)
    5. 6.5  JTAG Standard Interface
    6. 6.6  Spy-Bi-Wire Interface (SBW)
    7. 6.7  FRAM
    8. 6.8  Memory Protection
    9. 6.9  Peripherals
      1. 6.9.1  Power Management Module (PMM) and On-chip Reference Voltages
      2. 6.9.2  Clock System (CS) and Clock Distribution
      3. 6.9.3  General-Purpose Input/Output Port (I/O)
      4. 6.9.4  Watchdog Timer (WDT)
      5. 6.9.5  System Module (SYS)
      6. 6.9.6  Cyclic Redundancy Check (CRC)
      7. 6.9.7  Enhanced Universal Serial Communication Interface (eUSCI_A0, eUSCI_B0)
      8. 6.9.8  Timers (Timer0_A3, Timer1_A3)
      9. 6.9.9  Real-Time Clock (RTC) Counter
      10. 6.9.10 10-Bit Analog Digital Converter (ADC)
      11. 6.9.11 Embedded Emulation Module (EEM)
      12. 6.9.12 Input/Output Diagrams
        1. 6.9.12.1  Port P1 Input/Output With Schmitt Trigger
        2. 6.9.12.2  Port P2 Input/Output With Schmitt Trigger
        3. 6.9.12.3  Port P3 Input/Output With Schmitt Trigger
        4. 6.9.12.4  Port P4.0 Input/Output With Schmitt Trigger
        5. 6.9.12.5  Port P4.1 and P4.2 Input/Output With Schmitt Trigger
        6. 6.9.12.6  Port 4.3, P4.4, P4.5, P4.6, and P4.7 Input/Output With Schmitt Trigger
        7. 6.9.12.7  Port P5.0, P5.1, P5.2, and P5.3 Input/Output With Schmitt Trigger
        8. 6.9.12.8  Port P5.4, P5.5, P5.6, and P5.7 Input/Output With Schmitt Trigger
        9. 6.9.12.9  Port P6.0, P6.1, P6.2, and P6.3 Input/Output With Schmitt Trigger
        10. 6.9.12.10 Port P6.4, P6.5, P6.6, and P6.7 Input/Output With Schmitt Trigger
        11. 6.9.12.11 Port P7.0, P7.1, P7.2, and P7.3 Input/Output With Schmitt Trigger
        12. 6.9.12.12 Port P7.4, P7.5, P7.6, and P7.7 Input/Output With Schmitt Trigger
        13. 6.9.12.13 Port P8.0 and P8.1 Input/Output With Schmitt Trigger
        14. 6.9.12.14 Port P8.2 and P8.3 Input/Output With Schmitt Trigger
    10. 6.10 Device Descriptors (TLV)
    11. 6.11 Memory
      1. 6.11.1 Peripheral File Map
    12. 6.12 Identification
      1. 6.12.1 Revision Identification
      2. 6.12.2 Device Identification
      3. 6.12.3 JTAG Identification
  7. 7Applications, Implementation, and Layout
    1. 7.1 Device Connection and Layout Fundamentals
      1. 7.1.1 Power Supply Decoupling and Bulk Capacitors
      2. 7.1.2 External Oscillator
      3. 7.1.3 JTAG
      4. 7.1.4 Reset
      5. 7.1.5 Unused Pins
      6. 7.1.6 General Layout Recommendations
      7. 7.1.7 Do's and Don'ts
    2. 7.2 Peripheral- and Interface-Specific Design Information
      1. 7.2.1 ADC Peripheral
        1. 7.2.1.1 Partial Schematic
        2. 7.2.1.2 Design Requirements
        3. 7.2.1.3 Layout Guidelines
  8. 8デバイスおよびドキュメントのサポート
    1. 8.1 はじめに
    2. 8.2 デバイスの項目表記
    3. 8.3 ツールとソフトウェア
    4. 8.4 ドキュメントのサポート
    5. 8.5 関連リンク
    6. 8.6 Community Resources
    7. 8.7 商標
    8. 8.8 静電気放電に関する注意事項
    9. 8.9 Glossary
  9. 9メカニカル、パッケージ、および注文情報
  10. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • PM|64
    • MTQF008B
  • DGG|48
    • MPDS583
  • DGG|56
    • MPDS570
サーマルパッド・メカニカル・データ
発注情報
  • jajsg12e_oa
  • jajsg12e_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

MSP430FR203x ミクスト・シグナル・マイクロコントローラ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 デバイスの概要

1.1 特長

  • 組み込みマイクロコントローラ
    • 最高 16MHz の 16 ビット RISC アーキテクチャ
    • 3.6V～1.8V の広い電源電圧範囲 (最低電源電圧は SVS レベルにより制限されます。「SVS 仕様」を参照)
  • 最適化された低消費電力モード (3V 時)
    • アクティブ: 126µA/MHz
    • スタンバイ
      • LPM3.5 で VLO あり：0.4µA
      • リアルタイム・クロック (RTC) カウンタ (LPM3.5 で 32768Hz の水晶振動子を使用)：0.77µA
    • シャットダウン (LPM4.5)：15nA
  • 低消費電力の強誘電体 RAM (FRAM)
    • 最大 15.5KB の不揮発性メモリ
    • エラー訂正コード (ECC) 搭載
    • 書き込み保護を設定可能
    • プログラム、定数、ストレージの統合メモリ
    • 書き込みサイクルの耐久性：1015 回
    • 放射線耐性、非磁性
  • インテリジェントなデジタル・ペリフェラル
    • IR 変調ロジック
    • 2 つの 16 ビット・タイマ、それぞれに 3 つのキャプチャ/比較レジスタを搭載 (Timer_A3)
    • 1 つの 16 ビット・カウンタ専用 RTC カウンタ
    • 16 ビットの巡回冗長性検査 (CRC)
  • 拡張シリアル通信
    • 拡張 USCI A (eUSCI_A) により UART、IrDA、SPI をサポート
    • 拡張 USCI B (eUSCI_B) により SPI および I2C をサポート
  • 高性能アナログ
    • 10 チャネル、10 ビットの A/D コンバータ (ADC)
      • 内蔵の 1.5V 基準電圧
      • サンプル・アンド・ホールド 200ksps
  • クロック・システム (CS)
    • オンチップの 32kHz RC 発振器 (REFO)
    • オンチップの 16MHz デジタル制御発振器 (DCO)、周波数ロック・ループ (FLL) 付き
      • オンチップの基準電圧は室温で ±1% 精度
    • オンチップの超低周波数 10kHz 発振器 (VLO)
    • オンチップの高周波数変調発振器クロック (MODCLK)
    • 外付けの 32kHz 水晶発振器 (XT1)
    • 1～128 の MCLK プリスケーラをプログラム可能
    • 1、2、4、8 のプログラマブル・プリスケーラを使って MCLK から SMCLK を生成
  • 汎用入出力およびピン機能
    • 64 ピンのパッケージに計 60 の I/O を搭載
    • 16 本の割り込みピン (P1、P2) により、MCU を LPM からウェイクアップ可能
    • すべての I/O で静電容量式タッチ機能をサポート
  • 開発ツールとソフトウェア
    • 無償のプロフェッショナル開発環境
  • ファミリ・メンバー (「デバイスの比較」も参照)
    • MSP430FR2033：15KB のプログラム FRAM + 512B の情報 FRAM + 2KB の RAM
    • MSP430FR2032：8KB のプログラム FRAM + 512B の情報 FRAM + 1KB の RAM
  • パッケージ・オプション
    • 64 ピン：LQFP (PM)
    • 56 ピン：TSSOP (G56)
    • 48 ピン：TSSOP (G48)

1.2 アプリケーション

  • 煙/火災感知器
  • ガラス破壊検知器
  • 産業用センサ管理
  • システム・スーパーバイザ、低消費電力コプロセッサ
  • 温度センサ/コントローラ
  • データ・ストレージ、データ統合
  • ヒューマン・マシン・インターフェイス (HMI) コントローラ

1.3 概要

このTI MSP430™ファミリの低消費電力マイクロコントローラは複数のデバイスからなり、さまざまな用途に対応する多様なペリフェラル・セットを特長としています。アーキテクチャに多様な低消費電力モードを組み合わせ、携帯型測定機器で長いバッテリ駆動時間を実現するように最適化しています。強力な16ビットRISC CPU、16ビット・レジスタ、および定数ジェネレータが搭載されているため、最高水準のコード効率を実現できます。またDCOにより、低消費電力モードからアクティブ・モードへ10µs未満でウェイクアップできます。

モジュールの詳細な説明については、『MSP430FR4xx and MSP430FR2xx Family User's Guide』 (英語) を参照してください。

製品情報(1)

型番 パッケージ 本体サイズ(2)
MSP430FR2033IPM LQFP (64) 10mm×10mm
MSP430FR2033IG56 TSSOP (56) 14.0mm×6.1mm
MSP430FR2033IG48 TSSOP (48) 12.5mm×6.1mm
MSP430FR2032IPM LQFP (64) 10mm×10mm
MSP430FR2032IG56 TSSOP (56) 14.0mm×6.1mm
MSP430FR2032IG48 TSSOP (48) 12.5mm×6.1mm
(1) 最新の製品、パッケージ、および注文情報については、Section 9の「付録：パッケージ・オプション」、またはwww.ti.comのTI Webサイトを参照してください。
(2) ここに記載されているサイズは概略です。許容公差を含めたパッケージの寸法については、Section 9の「メカニカル・データ」を参照してください。

1.4 機能ブロック図

機能ブロック図を、Figure 1-1に示します。

MSP430FR2033 MSP430FR2032 msp430fr2033-functional-block-diagram.gifFigure 1-1 機能ブロック図
  • このデバイスには、DVCCおよびDVSSからなる1つの主電源ペアがあり、デジタルとアナログの両方のモジュールへ電力を供給します。バイパスおよびデカップリング・コンデンサとしては、それぞれ4.7µF～10µFおよび0.1µF、精度±5%が推奨されます。
  • P1およびP2にはピン割り込み機能があり、MCUをLPM3.5からウェイクアップできます。
  • 各Timer_A3には3つのCCレジスタがありますが、外部的に接続されているのはCCR1およびCCR2のみです。CCR0レジスタは、内部的な期間のタイミングと割り込みの生成にのみ使用できます。
  • LPM3.5モードでは、他のペリフェラルがオフの間もRTCカウンタは機能できます。
  • TSSOP-56およびTSSOP-48パッケージでは、すべてのI/Oが接合されているわけではありません(Table 4-1を参照)。すべてのI/Oは、静電容量式タッチI/Oとして構成可能です。

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale