JAJSG09F October   2015  – December 2019 MSP430FR2433

PRODUCTION DATA.  

  1. 1デバイスの概要
    1. 1.1 特長
    2. 1.2 アプリケーション
    3. 1.3 概要
    4. 1.4 機能ブロック図
  2. 2改訂履歴
  3. 3Device Comparison
    1. 3.1 Related Products
  4. 4Terminal Configuration and Functions
    1. 4.1 Pin Diagram
    2. 4.2 Pin Attributes
    3. 4.3 Signal Descriptions
    4. 4.4 Pin Multiplexing
    5. 4.5 Buffer Types
    6. 4.6 Connection of Unused Pins
  5. 5Specifications
    1. 5.1       Absolute Maximum Ratings
    2. 5.2       ESD Ratings
    3. 5.3       Recommended Operating Conditions
    4. 5.4       Active Mode Supply Current Into VCC Excluding External Current
    5. 5.5       Active Mode Supply Current Per MHz
    6. 5.6       Low-Power Mode LPM0 Supply Currents Into VCC Excluding External Current
    7. 5.7       Low-Power Mode (LPM3 and LPM4) Supply Currents (Into VCC) Excluding External Current
    8. 5.8       Low-Power Mode LPMx.5 Supply Currents (Into VCC) Excluding External Current
    9. 5.9       Typical Characteristics - Low-Power Mode Supply Currents
    10. Table 5-1 Typical Characteristics – Current Consumption Per Module
    11. 5.10      Thermal Resistance Characteristics
    12. 5.11      Timing and Switching Characteristics
      1. 5.11.1  Power Supply Sequencing
        1. Table 5-2 PMM, SVS and BOR
      2. 5.11.2  Reset Timing
        1. Table 5-3 Wake-up Times From Low-Power Modes and Reset
      3. 5.11.3  Clock Specifications
        1. Table 5-4 XT1 Crystal Oscillator (Low Frequency)
        2. Table 5-5 DCO FLL, Frequency
        3. Table 5-6 DCO Frequency
        4. Table 5-7 REFO
        5. Table 5-8 Internal Very-Low-Power Low-Frequency Oscillator (VLO)
        6. Table 5-9 Module Oscillator (MODOSC)
      4. 5.11.4  Digital I/Os
        1. Table 5-10 Digital Inputs
        2. Table 5-11 Digital Outputs
        3. 5.11.4.1   Typical Characteristics – Outputs at 3 V and 2 V
      5. 5.11.5  VREF+ Built-in Reference
        1. Table 5-12 VREF+
      6. 5.11.6  Timer_A
        1. Table 5-13 Timer_A
      7. 5.11.7  eUSCI
        1. Table 5-14 eUSCI (UART Mode) Clock Frequency
        2. Table 5-15 eUSCI (UART Mode)
        3. Table 5-16 eUSCI (SPI Master Mode) Clock Frequency
        4. Table 5-17 eUSCI (SPI Master Mode)
        5. Table 5-18 eUSCI (SPI Slave Mode)
        6. Table 5-19 eUSCI (I2C Mode)
      8. 5.11.8  ADC
        1. Table 5-20 ADC, Power Supply and Input Range Conditions
        2. Table 5-21 ADC, 10-Bit Timing Parameters
        3. Table 5-22 ADC, 10-Bit Linearity Parameters
      9. 5.11.9  FRAM
        1. Table 5-23 FRAM
      10. 5.11.10 Debug and Emulation
        1. Table 5-24 JTAG, Spy-Bi-Wire Interface
        2. Table 5-25 JTAG, 4-Wire Interface
  6. 6Detailed Description
    1. 6.1  Overview
    2. 6.2  CPU
    3. 6.3  Operating Modes
    4. 6.4  Interrupt Vector Addresses
    5. 6.5  Bootloader (BSL)
    6. 6.6  JTAG Standard Interface
    7. 6.7  Spy-Bi-Wire Interface (SBW)
    8. 6.8  FRAM
    9. 6.9  Memory Protection
    10. 6.10 Peripherals
      1. 6.10.1  Power-Management Module (PMM)
      2. 6.10.2  Clock System (CS) and Clock Distribution
      3. 6.10.3  General-Purpose Input/Output Port (I/O)
      4. 6.10.4  Watchdog Timer (WDT)
      5. 6.10.5  System (SYS) Module
      6. 6.10.6  Cyclic Redundancy Check (CRC)
      7. 6.10.7  Enhanced Universal Serial Communication Interface (eUSCI_A0, eUSCI_B0)
      8. 6.10.8  Timers (Timer0_A3, Timer1_A3, Timer2_A2 and Timer3_A2)
      9. 6.10.9  Hardware Multiplier (MPY)
      10. 6.10.10 Backup Memory (BAKMEM)
      11. 6.10.11 Real-Time Clock (RTC)
      12. 6.10.12 10-Bit Analog-to-Digital Converter (ADC)
      13. 6.10.13 Embedded Emulation Module (EEM)
    11. 6.11 Input/Output Diagrams
      1. 6.11.1 Port P1 Input/Output With Schmitt Trigger
      2. 6.11.2 Port P2 (P2.0 to P2.2) Input/Output With Schmitt Trigger
      3. 6.11.3 Port P2 (P2.3 to P2.7) Input/Output With Schmitt Trigger
      4. 6.11.4 Port P3 (P3.0 to P3.2) Input/Output With Schmitt Trigger
    12. 6.12 Device Descriptors
    13. 6.13 Memory
      1. 6.13.1 Memory Organization
      2. 6.13.2 Peripheral File Map
    14. 6.14 Identification
      1. 6.14.1 Revision Identification
      2. 6.14.2 Device Identification
      3. 6.14.3 JTAG Identification
  7. 7Applications, Implementation, and Layout
    1. 7.1 Device Connection and Layout Fundamentals
      1. 7.1.1 Power Supply Decoupling and Bulk Capacitors
      2. 7.1.2 External Oscillator
      3. 7.1.3 JTAG
      4. 7.1.4 Reset
      5. 7.1.5 Unused Pins
      6. 7.1.6 General Layout Recommendations
      7. 7.1.7 Do's and Don'ts
    2. 7.2 Peripheral- and Interface-Specific Design Information
      1. 7.2.1 ADC Peripheral
        1. 7.2.1.1 Partial Schematic
        2. 7.2.1.2 Design Requirements
        3. 7.2.1.3 Layout Guidelines
  8. 8デバイスおよびドキュメントのサポート
    1. 8.1 使い始めと次の手順
    2. 8.2 デバイスの項目表記
    3. 8.3 ツールとソフトウェア
    4. 8.4 ドキュメントのサポート
    5. 8.5 Community Resources
    6. 8.6 商標
    7. 8.7 静電気放電に関する注意事項
    8. 8.8 Export Control Notice
    9. 8.9 Glossary
  9. 9メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1.1 特長

  • 組み込みマイクロコントローラ
    • 16 ビットの RISC アーキテクチャ
    • 最高 16MHz のクロック周波数をサポート
    • 3.6V～1.8V の広い電源電圧範囲 (最小電源電圧は SVS レベルにより制限されます。「SVS 仕様」を参照)
  • 最適化された超低消費電力モード
    • アクティブ・モード：126µA/MHz (標準値)
    • スタンバイ：VLO 使用で 1µA 未満
    • LPM3.5 リアルタイム・クロック (RTC) カウンタ、32,768Hz の水晶発振器を使用：730nA (標準値)
    • シャットダウン (LPM4.5)：16nA (標準値)
  • 高性能アナログ
    • 8 チャネル、10 ビットの A/D コンバータ (ADC)
      • 内蔵の 1.5V 基準電圧
      • サンプル・アンド・ホールド 200ksps
  • 拡張シリアル通信
    • 2 つの拡張ユニバーサル・シリアル通信インターフェイス (eUSCI_A) により UART、IrDA、SPI をサポート
    • 1 つの eUSCI (eUSCI_B) が SPI および I2C をサポート
  • インテリジェントなデジタル・ペリフェラル
    • 4 つの 16 ビット・タイマ
      • 3 つのキャプチャ/比較レジスタを搭載したタイマ (Timer_A3) × 2
      • 2 つのキャプチャ/比較レジスタを搭載したタイマ (Timer_A2) × 2
    • 16 ビット・カウンタ専用 RTC × 1
    • 16 ビットの巡回冗長性検査 (CRC)
  • 低消費電力の強誘電体 RAM (FRAM)
    • 最大 15.5KB の不揮発性メモリ
    • エラー訂正コード (ECC) 搭載
    • 書き込み保護を設定可能
    • プログラム、定数、ストレージの統合メモリ
    • 書き込みサイクルの耐久性：1015 回
    • 放射線耐性、非磁性
    • 高いFRAM:SRAM比、最大4:1
  • クロック・システム (CS)
    • オンチップの 32kHz RC 発振器 (REFO)
    • オンチップの 16MHz デジタル制御発振器 (DCO)、周波数ロック・ループ (FLL) 付き
      • オンチップの基準電圧は室温で ±1% 精度
    • オンチップの超低周波数 10kHz 発振器 (VLO)
    • オンチップの高周波数変調発振器 (MODOSC)
    • 外付けの 32kHz 水晶発振器 (LFXT)
    • 1～128 の MCLK プリスケーラをプログラム可能
    • 1、2、4、8 のプログラマブル・プリスケーラを使って MCLK から SMCLK を生成
  • 汎用入出力およびピン機能
    • VQFN-24 パッケージに合計 19 の I/O を搭載
    • 16 本の割り込みピン (P1 および P2) により、低消費電力モードから MCU をウェイクアップ可能
  • 開発ツールとソフトウェア
  • ファミリ・メンバー (「デバイスの比較」も参照)
    • MSP430FR2433：15KB のプログラム FRAM、512 バイトの情報 FRAM、4KB の RAM
  • パッケージ・オプション
    • 24ピン：VQFN (RGE)
    • 24ピン：DSBGA (YQW)