JAJSPX2A february   2023  – june 2023 MSPM0G1505 , MSPM0G1506 , MSPM0G1507

ADVANCE INFORMATION  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 機能ブロック図
  6. デバイスの比較
  7. ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 POR および BOR
      2. 7.6.2 電源ランプ
    7. 7.7  フラッシュ・メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 低周波数発振器 (LFOSC)
        1. 7.9.2.1 SYSOSC の標準的な周波数精度
      3. 7.9.3 システム・フェーズ・ロック・ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ・マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 コンパレータ (COMP)
      1. 7.15.1 コンパレータ電気的特性
    16. 7.16 DAC
      1. 7.16.1 DAC 電源仕様
      2. 7.16.2 DAC 出力仕様
      3. 7.16.3 DAC 動的仕様
      4. 7.16.4 DAC 直線性仕様
      5. 7.16.5 DAC タイミング仕様
    17. 7.17 GPAMP
      1. 7.17.1 電気的特性
      2. 7.17.2 スイッチング特性
    18. 7.18 OPA
      1. 7.18.1 電気的特性
      2. 7.18.2 スイッチング特性
      3. 7.18.3 PGA モード
    19. 7.19 I2C
      1. 7.19.1 I2C 特性
      2. 7.19.2 I2C フィルタ
      3. 7.19.3 I2C のタイミング図
    20. 7.20 SPI
      1. 7.20.1 SPI
      2. 7.20.2 SPI のタイミング図
    21. 7.21 UART
    22. 7.22 TIMx
    23. 7.23 TRNG
      1. 7.23.1 TRNG 電気的特性
      2. 7.23.2 TRNG スイッチング特性
    24. 7.24 エミュレーションおよびデバッグ
      1. 7.24.1 SWD タイミング
  9. 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0G150x)
    3. 8.3  パワー・マネージメント・ユニット (PMU)
    4. 8.4  クロック・モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ・メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 COMP
    16. 8.16 DAC
    17. 8.17 OPA
    18. 8.18 GPAMP
    19. 8.19 TRNG
    20. 8.20 AES
    21. 8.21 CRC
    22. 8.22 UART
    23. 8.23 I2C
    24. 8.24 SPI
    25. 8.25 WWDT
    26. 8.26 RTC
    27. 8.27 タイマ (TIMx)
    28. 8.28 デバイスのアナログ接続
    29. 8.29 入力 / 出力の回路図
    30. 8.30 シリアル・ワイヤ・デバッグ・インターフェイス
    31. 8.31 ブート・ストラップ・ローダ (BSL)
    32. 8.32 デバイス・ファクトリ定数
    33. 8.33 識別
  10. アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイス命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11メカニカル、パッケージ、および注文情報
  13. 12改訂履歴

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

動作モード別の機能 (MSPM0G150x)

各動作モードでサポートされている機能を 表 8-1 に示します。

機能キー:

  • EN:その機能は、指定されたモードでイネーブルされます。
  • DIS:その機能は、指定されたモードでディセーブル (クロックまたは電源のどちらかが遮断) されますが、その機能の設定は保持されます。
  • OPT:その機能は、指定されたモードでは任意であり、イネーブルに設定されている場合はイネーブルのままです。
  • NS:その機能は、指定されたモードで自動的にはディセーブルになりませんが、サポートされていません。
  • OFF:その機能は、指定されたモードで完全に電源がオフになり、設定情報は保持されません。OFF 状態からウェークアップするときは、アプリケーション・ソフトウェアですべてのモジュール・レジスタを所望の設定に再構成する必要があります。

表 8-1 動作モード別のサポートされている機能
動作モードRUNSLEEPSTOPSTANDBYSHUTDOWN
RUN0RUN1RUN2SLEEP0SLEEP1SLEEP2STOP0STOP1STOP2STANDBY0STANDBY1
発振器SYSOSCENENDISENENDISOPT(1)ENDISDISDISOFF
LFOSC または LFXTEN (LFOSC または LFXT)OFF
HFXTOPTDISDISOPTDISDISDISDISDISDISDISOFF
SYSPLLOPTDISDISOPTDISDISDISDISDISDISDISOFF
クロックCPUCLK80M32k32kDISOFF
MCLK から PD1 へ80M32k32k80M32k32kDISOFF
ULPCLK から PD0 へ40M32k32k40M32k32k4M(1)4M32kDISOFF
ULPCLK から TIMG0/8 へ40M32k32k40M32k32k4M(1)4M32kOFF
RTCCLK32kHzOFF
MFCLKOPTDISOPTDISOPTDISOFF
MFPCLKOPTDISOPTDISOPTDISOFF
LFCLK32kDISOFF
LFCLK から TIMG0/8 へ32kOFF
LFCLK モニタOPTOFF
MCLK モニタOPTDISOFF
PMUPOR モニタEN
BOR モニタENOFF
コア・レギュレータ高駆動能力中駆動能力低駆動能力OFF
コア機能CPUENDISOFF
DMAOPTDIS (トリガをサポート)OFF
フラッシュENDISOFF
SRAMENDISOFF
PD1 ペリフェラルCRCOPTDISOFF
UART3 OPT DIS OFF
SPI0/1 OPT DIS OFF
AESOPTOFF
MATHACL OPT OFF
TIMA0/1OPTOFF
TIMG6/7OPTOFF
TIMG12OPTOFF
PD0 ペリフェラルTIMG0/8OPTOFF
RTCOPTOFF
UART0/1/2OPTOPT(2)OFF
I2C0/1OPTOPT(2)オフ
GPIOA/B(3)OPTOPT(2)OFF
WWDT0/1OPTDISOFF
アナログTRNGOPTOFF
ADC0/1(3)OPTNS (トリガをサポート)OFF
DAC0OPTNSOFF
OPA0/1OPTNSOPTNSOPTNSOFF
GPAMPOPTNSOFF
COMP0/1/2OPTOPT (ULP)OPTOPT (ULP)OPTOPT (ULP)OFF
IOMUX および IO ウェークアップENDIS (ウェーク付き)
ウェーク・ソース該当なし任意の IRQPD0 IRQIOMUX、NRST、SWD

(1) RUN1 から STOP0 に遷移した場合 (SYSOSC がイネーブルで、MCLK は LFCLK から供給)、RUN1 のときと同様に SYSOSC はイネーブルに維持され、ULPCLK は 32kHz に維持されます。RUN2 から STOP0 に遷移した場合 (SYSOSC がディセーブルで、MCLK は LFCLK から供給)、RUN2 のときと同様に SYSOSC はディセーブルに維持され、ULPCLK は 32kHz に維持されます。

(2) STANDBY に STANDBY1 のポリシーを使用する場合、TIMG0/8 と RTC のみがクロック駆動されます。その他の PD0 ペリフェラルは、外部アクティビティが発生した際に非同期高速クロック要求を生成できますが、アクティブにクロック供給されません。

(3)ADCx および GPIO ポート A および B については、デジタル・ロジックは PD0 にあり、レジスタ・インターフェイスは PD1 にあります。これらのペリフェラルは、PD1 がアクティブな場合には、高速シングルサイクル・レジスタ・アクセスをサポートし、また、PD0 がまだアクティブなときには、STANDBY モードになるまで基本動作もサポートします。