JAJSQJ5A february   2023  – june 2023 MSPM0G3105 , MSPM0G3106 , MSPM0G3107

ADVANCE INFORMATION  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 機能ブロック図
  6. 製品比較
  7. ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 POR および BOR
      2. 7.6.2 電源ランプ
    7. 7.7  フラッシュ・メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 低周波数発振器 (LFOSC)
      3. 7.9.3 システム・フェーズ・ロック・ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ・マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 GPAMP
      1. 7.15.1 電気的特性
      2. 7.15.2 スイッチング特性
    16. 7.16 I2C
      1. 7.16.1 I2C のタイミング図
      2. 7.16.2 I2C 特性
      3. 7.16.3 I2C フィルタ
    17. 7.17 SPI
      1. 7.17.1 SPI
      2. 7.17.2 SPI のタイミング図
    18. 7.18 UART
    19. 7.19 TIMx
    20. 7.20 TRNG
      1. 7.20.1 TRNG 電気的特性
      2. 7.20.2 TRNG スイッチング特性
    21. 7.21 エミュレーションおよびデバッグ
      1. 7.21.1 SWD タイミング
  9. 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0G310x)
    3. 8.3  パワー・マネージメント・ユニット (PMU)
    4. 8.4  クロック・モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ・メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 GPAMP
    16. 8.16 TRNG
    17. 8.17 AES
    18. 8.18 CRC
    19. 8.19 UART
    20. 8.20 I2C
    21. 8.21 SPI
    22. 8.22 CAN-FD
    23. 8.23 WWDT
    24. 8.24 RTC
    25. 8.25 タイマ (TIMx)
    26. 8.26 デバイスのアナログ接続
    27. 8.27 入力 / 出力の回路図
    28. 8.28 シリアル・ワイヤ・デバッグ・インターフェイス
    29. 8.29 ブート・ストラップ・ローダ (BSL)
    30. 8.30 デバイス・ファクトリ定数
    31. 8.31 識別
  10. アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイス命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11メカニカル、パッケージ、および注文情報
  13. 12改訂履歴

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

ペリフェラル・ファイル・マップ

表 8-6 に、使用可能なペリフェラルと、各ペリフェラルのレジスタ・ベース・アドレスの一覧を示します。

表 8-5 ペリフェラルのまとめ
ペリフェラル名 ベース・アドレス サイズ
VREF 0x40030000 0x2000
WWDT0 0x40080000 0x2000
WWDT1 0x40082000 0x2000
TIMG0 0x40084000 0x2000
TIMG8 0x40090000 0x2000
RTC 0x40094000 0x2000
GPIO0 0x400A0000 0x2000
GPIO1 0x400A2000 0x2000
SYSCTL 0x400AF000 0x3000
DEBUGSS 0x400C7000 0x2000
EVENT 0x400C9000 0x3000
NVMNW 0x400CD000 0x2000
I2C0 0x400F0000 0x2000
I2C1 0x400F2000 0x2000
UART1 0x40100000 0x2000
UART2 0x40102000 0x2000
UART0 0x40108000 0x2000
MCPUSS 0x40400000 0x2000
MATHACL 0x40410000 0x2000
WUC 0x40424000 0x1000
IOMUX 0x40428000 0x2000
DMA 0x4042A000 0x2000
CRC 0x40440000 0x2000
AES 0x40442000 0x2000
TRNG 0x40444000 0x2000
SPI0 0x40468000 0x2000
SPI1 0x4046A000 0x2000
UART3 0x40500000 0x2000
CAN-FD 0x40508000 0x8000
ADC0 0x40000000 0x1000
ADC1 0x40002000 0x1000
ADC0(1) 0x40556000 0x1000
ADC1(1) 0x40558000 0x1000
TIMA0 0x40860000 0x2000
TIMA1 0x40862000 0x2000
TIMG6 0x40868000 0x2000

TIMG7

0x4086A000

0x2000

TIMG12 0x40870000 0x2000
ADC0 および ADC1 メモリ・マップ・レジスタのエイリアス領域