JAJSQJ5A
february 2023 – june 2023
MSPM0G3105
,
MSPM0G3106
,
MSPM0G3107
ADVANCE INFORMATION
1
1
特長
2
アプリケーション
3
概要
4
機能ブロック図
5
製品比較
6
ピン構成および機能
6.1
ピン配置図
6.2
ピン属性
6.3
信号の説明
6.4
未使用ピンの接続
7
仕様
7.1
絶対最大定格
7.2
ESD 定格
7.3
推奨動作条件
7.4
熱に関する情報
7.5
電源電流特性
7.5.1
RUN / SLEEP モード
7.5.2
STOP / STANDBY モード
7.5.3
SHUTDOWN モード
7.6
電源シーケンス
7.6.1
POR および BOR
7.6.2
電源ランプ
7.7
フラッシュ・メモリの特性
7.8
タイミング特性
7.9
クロック仕様
7.9.1
システム発振器 (SYSOSC)
7.9.2
低周波数発振器 (LFOSC)
7.9.3
システム・フェーズ・ロック・ループ (SYSPLL)
7.9.4
低周波数クリスタル / クロック
7.9.5
高周波数クリスタル / クロック
7.10
デジタル IO
7.10.1
電気的特性
7.10.2
スイッチング特性
7.11
アナログ・マルチプレクサ VBOOST
7.12
ADC
7.12.1
電気的特性
7.12.2
スイッチング特性
7.12.3
直線性パラメータ
7.12.4
代表的な接続図
7.13
温度センサ
7.14
VREF
7.14.1
電圧特性
7.14.2
電気的特性
7.15
GPAMP
7.15.1
電気的特性
7.15.2
スイッチング特性
7.16
I2C
7.16.1
I2C のタイミング図
7.16.2
I2C 特性
7.16.3
I2C フィルタ
7.17
SPI
7.17.1
SPI
7.17.2
SPI のタイミング図
7.18
UART
7.19
TIMx
7.20
TRNG
7.20.1
TRNG 電気的特性
7.20.2
TRNG スイッチング特性
7.21
エミュレーションおよびデバッグ
7.21.1
SWD タイミング
8
詳細説明
8.1
CPU
8.2
動作モード
8.2.1
動作モード別の機能 (MSPM0G310x)
8.3
パワー・マネージメント・ユニット (PMU)
8.4
クロック・モジュール (CKM)
8.5
DMA
8.6
イベント
8.7
メモリ
8.7.1
メモリ構成
8.7.2
ペリフェラル・ファイル・マップ
8.7.3
ペリフェラルの割り込みベクタ
8.8
フラッシュ・メモリ
8.9
SRAM
8.10
GPIO
8.11
IOMUX
8.12
ADC
8.13
温度センサ
8.14
VREF
8.15
GPAMP
8.16
TRNG
8.17
AES
8.18
CRC
8.19
UART
8.20
I2C
8.21
SPI
8.22
CAN-FD
8.23
WWDT
8.24
RTC
8.25
タイマ (TIMx)
8.26
デバイスのアナログ接続
8.27
入力 / 出力の回路図
8.28
シリアル・ワイヤ・デバッグ・インターフェイス
8.29
ブート・ストラップ・ローダ (BSL)
8.30
デバイス・ファクトリ定数
8.31
識別
9
アプリケーション、実装、およびレイアウト
9.1
代表的なアプリケーション
9.1.1
回路図
10
デバイスおよびドキュメントのサポート
10.1
入門と次のステップ
10.2
デバイス命名規則
10.3
ツールとソフトウェア
10.4
ドキュメントのサポート
10.5
サポート・リソース
10.6
商標
10.7
静電気放電に関する注意事項
10.8
用語集
11
メカニカル、パッケージ、および注文情報
12
改訂履歴
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DGS|20
MPSS137
DGS|28
MPSS139
RHB|32
MPQF130D
サーマルパッド・メカニカル・データ
RHB|32
QFND029X
発注情報
jajsqj5a_oa
1
特長
コア
Arm®
32 ビット
Cortex®
-M0+ CPU、メモリ保護ユニット付き、最高 80 MHz の周波数
動作特性
拡張動作温度範囲:-40℃~
125°C
広い電源電圧範囲:1.62V~3.6V
メモリ
最大 128KB のフラッシュ・メモリ、誤り訂正符号 (ECC) 内蔵
最大 32KB のECC 保護 SRAM、ハードウェア・パリティ付き
高性能アナログ・ペリフェラル
最大
11
の外部チャネルを持つ 2 つの同時サンプリング 12 ビット 4Msps A/D コンバータ (ADC)
250ksps で 14 ビットの実効分解能、ハードウェア平均化付き
1 つの汎用アンプ (GPAMP)
設定可能な 1.4V または 2.5V の内部共有リファレンス電圧 (VREF)
温度センサ内蔵
最適化された低消費電力モード
RUN:96µA/MHz (CoreMark)
SLEEP:458µA (4MHz の場合)
STOP:47µA (32kHz の場合)
STANDBY:1.5µA (RTC および SRAM 保持)
SHUTDOWN:78nA (IO ウェークアップ可能)
インテリジェント・デジタル・ペリフェラル
7 チャネル DMA コントローラ
デッドバンド挿入とフォルト処理をサポートする 2 つの 16 ビット高度制御タイマ
最大 22 の PWM チャネルをサポートする 7 つのタイマ
1 つの 16 ビット汎用タイマ
1 つの 16 ビット汎用タイマ、QEI をサポート
2 つの 16 ビット汎用タイマ、STANDBY モードでの低消費電力動作をサポート
1 つの 32 ビット汎用タイマ
2 つの 16 ビット高度タイマ、デッドバンド付き
2 つのウィンドウ・ウォッチドッグ・タイマ
RTC、アラームおよびカレンダー・モード付き
拡張通信インターフェイス
4 つの UART インターフェイス。1 つは LIN、IrDA、DALI、スマート・カード、マンチェスターをサポート、3 つは STANDBY モードでの低消費電力動作をサポート
2 つの I
2
C インターフェイス。 FM+ (1Mbit/s) をサポート、さらに STOP モードからのウェークアップをサポート
2 つの SPI インターフェイス。1 つの SPI インターフェイスで最大 32Mbit/s をサポート
1つのコントローラ・エリア・ネットワーク (CAN) インターフェイス。CAN 2.0 A または B、CAN-FD をサポート
クロック・システム
±1.2% 精度の 4~32MHz 内部発振器 (SYSOSC)
最高 80MHz のフェーズ・ロック・ループ (PLL)
32kHz 内部発振器 (LFOSC)
外部 4~48MHz 水晶発振器 (HFXT)
外部 32kHz 水晶発振器 (LFXT)
外部クロック入力
データの整合性と暗号化
巡回冗長検査 (CRC-16、CRC-32)
真性乱数生成器 (TRNG)
128 または 256 ビットのキーによる AES 暗号化
柔軟な I/O 機能
最大
28
の GPIO
2 つの 5V 対応 IO
20mA の駆動能力を持つ 2 つの高駆動 IO
開発サポート
2 ピン・シリアル・ワイヤ・デバッグ (SWD)
パッケージ・オプション
32 ピン VQFN
28 ピン VSSOP
20 ピン VSSOP
ファミリの製品
(
「製品比較」
も参照)
MSPM0G3105:32KB フラッシュ、16KB RAM
MSPM0G3106:64KB フラッシュ、32KB RAM
MSPM0G3107:128KB フラッシュ、32KB RAM
開発キットとソフトウェア
(
「ツールとソフトウェア」
も参照)
LP-MSPM0G3507
LaunchPad™
開発キット
MSP ソフトウェア開発キット (SDK)