JAJSQJ5A february   2023  – june 2023 MSPM0G3105 , MSPM0G3106 , MSPM0G3107

ADVANCE INFORMATION  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 機能ブロック図
  6. 製品比較
  7. ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 POR および BOR
      2. 7.6.2 電源ランプ
    7. 7.7  フラッシュ・メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 低周波数発振器 (LFOSC)
      3. 7.9.3 システム・フェーズ・ロック・ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ・マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 GPAMP
      1. 7.15.1 電気的特性
      2. 7.15.2 スイッチング特性
    16. 7.16 I2C
      1. 7.16.1 I2C のタイミング図
      2. 7.16.2 I2C 特性
      3. 7.16.3 I2C フィルタ
    17. 7.17 SPI
      1. 7.17.1 SPI
      2. 7.17.2 SPI のタイミング図
    18. 7.18 UART
    19. 7.19 TIMx
    20. 7.20 TRNG
      1. 7.20.1 TRNG 電気的特性
      2. 7.20.2 TRNG スイッチング特性
    21. 7.21 エミュレーションおよびデバッグ
      1. 7.21.1 SWD タイミング
  9. 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0G310x)
    3. 8.3  パワー・マネージメント・ユニット (PMU)
    4. 8.4  クロック・モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ・メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 GPAMP
    16. 8.16 TRNG
    17. 8.17 AES
    18. 8.18 CRC
    19. 8.19 UART
    20. 8.20 I2C
    21. 8.21 SPI
    22. 8.22 CAN-FD
    23. 8.23 WWDT
    24. 8.24 RTC
    25. 8.25 タイマ (TIMx)
    26. 8.26 デバイスのアナログ接続
    27. 8.27 入力 / 出力の回路図
    28. 8.28 シリアル・ワイヤ・デバッグ・インターフェイス
    29. 8.29 ブート・ストラップ・ローダ (BSL)
    30. 8.30 デバイス・ファクトリ定数
    31. 8.31 識別
  10. アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイス命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11メカニカル、パッケージ、および注文情報
  13. 12改訂履歴

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

特長

  • コア
    • Arm® 32 ビット Cortex®-M0+ CPU、メモリ保護ユニット付き、最高 80 MHz の周波数
  • 動作特性
    • 拡張動作温度範囲:-40℃~125°C
    • 広い電源電圧範囲:1.62V~3.6V
  • メモリ
    • 最大 128KB のフラッシュ・メモリ、誤り訂正符号 (ECC) 内蔵
    • 最大 32KB のECC 保護 SRAM、ハードウェア・パリティ付き
  • 高性能アナログ・ペリフェラル
    • 最大11 の外部チャネルを持つ 2 つの同時サンプリング 12 ビット 4Msps A/D コンバータ (ADC)
      • 250ksps で 14 ビットの実効分解能、ハードウェア平均化付き
    • 1 つの汎用アンプ (GPAMP)
    • 設定可能な 1.4V または 2.5V の内部共有リファレンス電圧 (VREF)
    • 温度センサ内蔵
  • 最適化された低消費電力モード
    • RUN:96µA/MHz (CoreMark)
    • SLEEP:458µA (4MHz の場合)
    • STOP:47µA (32kHz の場合)
    • STANDBY:1.5µA (RTC および SRAM 保持)
    • SHUTDOWN:78nA (IO ウェークアップ可能)
  • インテリジェント・デジタル・ペリフェラル
    • 7 チャネル DMA コントローラ
    • デッドバンド挿入とフォルト処理をサポートする 2 つの 16 ビット高度制御タイマ
    • 最大 22 の PWM チャネルをサポートする 7 つのタイマ
      • 1 つの 16 ビット汎用タイマ
      • 1 つの 16 ビット汎用タイマ、QEI をサポート
      • 2 つの 16 ビット汎用タイマ、STANDBY モードでの低消費電力動作をサポート
      • 1 つの 32 ビット汎用タイマ
      • 2 つの 16 ビット高度タイマ、デッドバンド付き
    • 2 つのウィンドウ・ウォッチドッグ・タイマ
    • RTC、アラームおよびカレンダー・モード付き
  • 拡張通信インターフェイス
    • 4 つの UART インターフェイス。1 つは LIN、IrDA、DALI、スマート・カード、マンチェスターをサポート、3 つは STANDBY モードでの低消費電力動作をサポート
    • 2 つの I2C インターフェイス。 FM+ (1Mbit/s) をサポート、さらに STOP モードからのウェークアップをサポート
    • 2 つの SPI インターフェイス。1 つの SPI インターフェイスで最大 32Mbit/s をサポート
    • 1つのコントローラ・エリア・ネットワーク (CAN) インターフェイス。CAN 2.0 A または B、CAN-FD をサポート
  • クロック・システム
    • ±1.2% 精度の 4~32MHz 内部発振器 (SYSOSC)
    • 最高 80MHz のフェーズ・ロック・ループ (PLL)
    • 32kHz 内部発振器 (LFOSC)
    • 外部 4~48MHz 水晶発振器 (HFXT)
    • 外部 32kHz 水晶発振器 (LFXT)
    • 外部クロック入力
  • データの整合性と暗号化
    • 巡回冗長検査 (CRC-16、CRC-32)
    • 真性乱数生成器 (TRNG)
    • 128 または 256 ビットのキーによる AES 暗号化
  • 柔軟な I/O 機能
    • 最大 28 の GPIO
      • 2 つの 5V 対応 IO
      • 20mA の駆動能力を持つ 2 つの高駆動 IO
  • 開発サポート
    • 2 ピン・シリアル・ワイヤ・デバッグ (SWD)
  • パッケージ・オプション
    • 32 ピン VQFN
    • 28 ピン VSSOP
    • 20 ピン VSSOP
  • ファミリの製品 (「製品比較」も参照)
    • MSPM0G3105:32KB フラッシュ、16KB RAM
    • MSPM0G3106:64KB フラッシュ、32KB RAM
    • MSPM0G3107:128KB フラッシュ、32KB RAM
  • 開発キットとソフトウェア (「ツールとソフトウェア」も参照)