JAJSQJ5A february   2023  – june 2023 MSPM0G3105 , MSPM0G3106 , MSPM0G3107

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 製品比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 POR および BOR
      2. 7.6.2 電源ランプ
    7. 7.7  フラッシュ・メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 低周波数発振器 (LFOSC)
      3. 7.9.3 システム・フェーズ・ロック・ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ・マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 GPAMP
      1. 7.15.1 電気的特性
      2. 7.15.2 スイッチング特性
    16. 7.16 I2C
      1. 7.16.1 I2C のタイミング図
      2. 7.16.2 I2C 特性
      3. 7.16.3 I2C フィルタ
    17. 7.17 SPI
      1. 7.17.1 SPI
      2. 7.17.2 SPI のタイミング図
    18. 7.18 UART
    19. 7.19 TIMx
    20. 7.20 TRNG
      1. 7.20.1 TRNG 電気的特性
      2. 7.20.2 TRNG スイッチング特性
    21. 7.21 エミュレーションおよびデバッグ
      1. 7.21.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0G310x)
    3. 8.3  パワー・マネージメント・ユニット (PMU)
    4. 8.4  クロック・モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ・メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 GPAMP
    16. 8.16 TRNG
    17. 8.17 AES
    18. 8.18 CRC
    19. 8.19 UART
    20. 8.20 I2C
    21. 8.21 SPI
    22. 8.22 CAN-FD
    23. 8.23 WWDT
    24. 8.24 RTC
    25. 8.25 タイマ (TIMx)
    26. 8.26 デバイスのアナログ接続
    27. 8.27 入力 / 出力の回路図
    28. 8.28 シリアル・ワイヤ・デバッグ・インターフェイス
    29. 8.29 ブート・ストラップ・ローダ (BSL)
    30. 8.30 デバイス・ファクトリ定数
    31. 8.31 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイス命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11メカニカル、パッケージ、および注文情報
  13. 12改訂履歴

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.3 信号の説明

表 6-3 信号の説明
機能 信号名 ピン番号 (1) ピンの種類 (2) 説明
32 RHB 28 DGS28 20 DGS20
ADC A0_0 31 2 2 I ADC0 アナログ入力 0
A0_1 30 1 1 I ADC0 アナログ入力 1
A0_2 29 28 – I ADC0 アナログ入力 2
A0_3 28 27 20 I ADC0 アナログ入力 3
A0_4 – – – I ADC0 アナログ入力 4
A0_5 – – – I ADC0 アナログ入力 5
A0_6 – – – I ADC0 アナログ入力 6
A0_7 26 25 18 I ADC0 アナログ入力 7
A0_12 18 17 – I ADC0 アナログ入力 12
A1_0 19 18 – I ADC1 アナログ入力 0
A1_1 20 19 – I ADC1 アナログ入力 1
A1_2 21 20 14 I ADC1 アナログ入力 2
A1_3 22 21 15 I ADC1 アナログ入力 3
A1_4 – – – I ADC1 アナログ入力 4
A1_5 – – – I ADC1 アナログ入力 5
A1_6 – – – I ADC1 アナログ入力 6
A1_7 25 24 – I ADC1 アナログ入力 7
BSL BSL_invoke 22 21 15 I ブートローダの呼び出しに使用する入力ピン
BSL (I2C) BSLSCL 2 5 – I/O デフォルトの I2C BSL クロック
BSLSDA 1 4 – I/O デフォルトの I2C BSL データ
BSL (UART) BSLRX 15 16 12 I デフォルトの UART BSL 受信
BSLTX 14 15 11 O デフォルトの UART BSL 送信
CAN CAN_TX 16
30		 1 1
13		 O CAN-FD 送信データ
CAN_RX 17
31		 2 2 I CAN-FD 受信データ
クロック CLK_OUT 11
13
14
18
26		 14
15
17
25		 10
11
18		 O 設定可能クロック出力
HFCLK_IN 10 13 9 I デジタル高周波数クロック入力
HFXIN 9 12 8 I 高周波数水晶発振器 HFXT の入力
HFXOUT 10 13 9 O 高周波水晶発振器 HFXT の出力
LFCLK_IN 8 11 – I デジタル低周波数クロック入力
LFXIN 7 10 – I 低周波数水晶発振器 LFXT の入力
LFXOUT 8 11 – O 低周波数水晶発振器 LFXT の出力
ROSC 6 9 7 I 発振器の精度向上のために使用する外付け抵抗
デバッグ SWCLK 24 23 17 I シリアル・ワイヤ・デバッグ入力クロック
SWDIO 23 22 16 I/O シリアル・ワイヤ・デバッグ・データ入力 / 出力
FCC FCC_IN 1
9
16
20		 4
12
19		 8
13		 I 周波数クロック・カウンタ入力
汎用アンプ GPAMP_IN+ 30 1 1 I GPAMP 非反転端子入力
GPAMP_IN- 22 21 15 I GPAMP 反転端子入力
GPAMP_OUT 26 25 18 O GPAMP 出力
GPIO PA0 1 4 – I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA1 2 5 – I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA2 6 9 7 I/O 汎用デジタル I/O
PA3 7 10 – I/O 汎用デジタル I/O
PA4 8 11 – I/O 汎用デジタル I/O
PA5 9 12 8 I/O 汎用デジタル I/O
PA6 10 13 9 I/O 汎用デジタル I/O
PA7 11 – – I/O 汎用デジタル I/O
PA8 12 – – I/O 汎用デジタル I/O
PA9 13 14 10 I/O 汎用デジタル I/O
PA10 14 15 11 I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA11 15 16 12 I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA12 16 – 13 I/O 汎用デジタル I/O
PA13 17 – – I/O 汎用デジタル I/O
PA14 18 17 – I/O 汎用デジタル I/O
PA15 19 18 – I/O 汎用デジタル I/O
PA16 20 19 – I/O 汎用デジタル I/O
PA17 21 20 14 I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA18 22 21 15 I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA19 23 22 16 I/O 汎用デジタル I/O
PA20 24 23 17 I/O 汎用デジタル I/O
PA21 25 24 – I/O 汎用デジタル I/O
PA22 26 25 18 I/O 汎用デジタル I/O
PA23 27 26 19 I/O 汎用デジタル I/O
PA24 28 27 20 I/O 汎用デジタル I/O
PA25 29 28 – I/O 汎用デジタル I/O
PA26 30 1 1 I/O 汎用デジタル I/O
PA27 31 2 2 I/O 汎用デジタル I/O
PA28 – – – I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA29 – – – I/O 汎用デジタル I/O
PA30 – – – I/O 汎用デジタル I/O
PA31 – – – I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
GPIO PB0 – – – I/O 汎用デジタル I/O
PB1 – – – I/O 汎用デジタル I/O
PB2 – – – I/O 汎用デジタル I/O
PB3 – – – I/O 汎用デジタル I/O
PB4 – – – I/O 汎用デジタル I/O
PB5 – – – I/O 汎用デジタル I/O
PB6 – – – I/O 汎用デジタル I/O
PB7 – – – I/O 汎用デジタル I/O
PB8 – – – I/O 汎用デジタル I/O
PB9 – – – I/O 汎用デジタル I/O
PB10 – – – I/O 汎用デジタル I/O
PB11 – – – I/O 汎用デジタル I/O
PB12 – – – I/O 汎用デジタル I/O
PB13 – – – I/O 汎用デジタル I/O
PB14 – – – I/O 汎用デジタル I/O
PB15 – – – I/O 汎用デジタル I/O
PB16 – – – I/O 汎用デジタル I/O
PB17 – – – I/O 汎用デジタル I/O
PB18 – – – I/O 汎用デジタル I/O
PB19 – – – I/O 汎用デジタル I/O
PB20 – – – I/O 汎用デジタル I/O
PB21 – – – I/O 汎用デジタル I/O
PB22 – – – I/O 汎用デジタル I/O
PB23 – – – I/O 汎用デジタル I/O
PB24 – – – I/O 汎用デジタル I/O
PB25 – – – I/O 汎用デジタル I/O
PB26 – – – I/O 汎用デジタル I/O
PB27 – – – I/O 汎用デジタル I/O
I2C I2C0_SCL 2
15		 5
16		 12 I/O I2C0 シリアル・クロック
I2C0_SDA 1
14		 4
15		 11 I/O I2C0 シリアル・データ
I2C1_SCL 8
15
19
21		 11
16
18
20		 12
14		 I/O I2C1 シリアル・クロック
I2C1_SDA 7
14
20
22		 10
15
19
21		 11
15		 I/O I2C1 シリアル・データ
電源 VSS 5 8 6 P グランド電源
VDD 4 7 5 P 電源
VCORE 32 3 3 P 安定化コア電源出力
QFN パッド パッド – – P QFN パッケージの露出サーマル・パッド。VSS に接続することを推奨します。
RTC RTC_OUT 13
31		 2
14		 2
10		 O RTC クロック出力
SPI SPI0_CS0 6
12		 9 7 I/O SPI0 チップ・セレクト 0
SPI0_CS1 7 10 – I/O SPI0 チップ・セレクト 1
SPI0_CS2 28 27 20 I/O SPI0 チップ・セレクト 2
SPI0_CS3 27 26 19 I/O SPI0 チップ・セレクト 3
SPI0_SCK 10
15
16		 13
16		 9
12
13		 I/O SPI0 クロック信号入力 – SPI ペリフェラル・モード
クロック信号出力 – SPI コントローラ・モード
SPI0_POCI 8
14
17		 11
15		 11 I/O SPI0 コントローラ入力 / ペリフェラル出力
SPI0_PICO 9
13
18		 12
14
17		 8
10		 I/O SPI0 コントローラ出力 / ペリフェラル入力
SPI1_CS0 6
30		 1
9		 1
7		 I/O SPI1 チップ・セレクト 0
SPI1_CS1 31 2 2 I/O SPI1 チップ・セレクト 1
SPI1_CS2 19 18 – I/O SPI1 チップ・セレクト 2
SPI1_CS3 29 28 – I/O SPI1 チップ・セレクト 3
SPI1_SCK 21 20 14 I/O SPI1 クロック信号入力 – SPI ペリフェラル・モード
クロック信号出力 – SPI コントローラ・モード
SPI1_POCI 20 19 – I/O SPI1 コントローラ入力 / ペリフェラル出力
SPI1_PICO 22 21 15 I/O SPI1 コントローラ出力 / ペリフェラル入力
システム NRST 3 6 4 I リセット入力 (アクティブ Low)
タイマ TIMG0_C0 9
16
27		 12
26		 8
13
19		 I/O 汎用タイマ 0 CCR0 キャプチャ入力 / 比較出力
TIMG0_C1 10
17
28		 13
27		 9
20		 I/O 汎用タイマ 0 CCR1 キャプチャ入力 / 比較出力
TIMG6_C0 9
25		 12
24		 8 I/O 汎用タイマ 6 CCR0 キャプチャ入力 / 比較出力
TIMG6_C1 10
26		 13
25		 9
18		 I/O 汎用タイマ 6 CCR1 キャプチャ入力 / 比較出力
TIMG7_C0 7
21
27
30		 1
10
20
26		 1
14
19		 I/O 汎用タイマ 7 CCR1 キャプチャ入力 / 比較出力
TIMG7_C1 6
8
11
22
28
31		 2
9
11
21
27		 2
7
15
20		 I/O 汎用タイマ 7 CCR1 キャプチャ入力 / 比較出力
TIMG8_C0 2
7
9
11
25
27
30		 1
5
10
12
24
26		 1
8
19		 I/O 汎用タイマ 8 CCR0 キャプチャ入力 / 比較出力
タイマ (続き) TIMG8_C1 1
6
8
10
26
31		 2
4
9
11
13
25		 2
7
9
18		 I/O 汎用タイマ 8 CCR1 キャプチャ入力 / 比較出力
TIMG8_IDX 2
11
19		 5
18		 – I 汎用タイマ 8 直交エンコーダ・インデックス・パルス入力
TIMG12_C0 14
18		 15
17		 11 I/O 32 ビット汎用タイマ 0 CCR0 キャプチャ入力 / 比較出力
TIMG12_C1 29 28 – I/O 32 ビット汎用タイマ 0 CCR1 キャプチャ入力 / 比較出力
TIMA0_C0 1
12
25		 4
24		 – I/O 高度制御タイマ 0 CCR0 キャプチャ入力 / 比較出力
TIMA0_C0N 13
26		 14
25		 10
18		 I/O 高度制御タイマ 0 CCR0 キャプチャ入力 / 比較出力 (反転)
TIMA0_C1 2
7
11
13
26		 5
10
14
25		 10
18		 I/O 高度制御タイマ 0 CCR1 キャプチャ入力 / 比較出力
TIMA0_C1N 8
13
29		 11
14
28		 10 I/O 高度制御タイマ 0 CCR1 キャプチャ入力 / 比較出力 (反転)
タイマ (続き) TIMA0_C2 7
11
14
19		 10
15
18		 11 I/O 高度制御タイマ 0 CCR2 キャプチャ入力 / 比較出力
TIMA0_C2N 10
15
20		 13
16
19		 9
12		 I/O 高度制御タイマ 0 CCR2 キャプチャ入力 / 比較出力 (反転)
TIMA0_C3 8
16
21
27
29		 11
20
26
28		 13
14
19		 I/O 高度制御タイマ 0 CCR3 キャプチャ入力 / 比較出力
TIMA0_C3N 17
22
28		 21
27		 15
20		 I/O 高度制御タイマ 0 CCR3 キャプチャ入力 / 比較出力 (反転)
TIMA1_C0 14
19
21		 15
18
20		 11
14		 I/O 高度制御タイマ 1 CCR0 キャプチャ入力 / 比較出力
TIMA1_C0N 12
19		 18 – I/O 高度制御タイマ 0 CCR3 キャプチャ入力 / 比較出力 (反転)
TIMA1_C1 15
20
22
28		 16
19
21
27		 12
15
20		 I/O 高度制御タイマ 1 CCR1 キャプチャ入力 / 比較出力
TIMA1_C1N 13
20		 14
19		 10 I/O 高度制御タイマ 1 CCR1 キャプチャ入力 / 比較出力 (反転)
タイマ (続き) TIMA_FAL0 10
30		 1
13		 1
9		 I 高度制御タイマ 0 フォルト処理入力
TIMA_FAL1 1
9		 4
12		 8 I 高度制御タイマ 1 フォルト処理入力
TIMA_FAL2 2
31		 2
5		 2 I 高度制御タイマ 2 フォルト処理入力
UART UART0_TX 1
14		 4
15		 11 O UART0 送信データ
UART0_RX 2
15		 5
16		 12 I UART0 受信データ
UART0_CTS 13
18		 14
17		 10 I UART0「送信可」フロー制御入力
UART0_RTS 12
19		 18 – O UART0「送信要求」フロー制御出力
UART1_TX 12
21		 20 14 O UART1 送信データ
UART1_RX 13
22		 14
21		 10
15		 I UART1 受信データ
UART1_CTS 25 24 – I UART1「送信可」フロー制御入力
UART1_RTS 26 25 18 O UART1「送信要求」フロー制御出力
UART2_TX 25
27		 24
26		 19 O UART2 送信データ
UART2_RX 26
28		 25
27		 18
20		 I UART2 受信データ
UART2_CTS 7 10 – I UART2「送信可」フロー制御入力
UART2_RTS 8 11 – O UART2「送信要求」フロー制御出力
UART UART3_TX 18
30		 1
17		 1 O UART3 送信データ
UART3_RX 17
29		 28 – I UART3 受信データ
UART3_CTS 16
27		 26 13
19		 I UART3「送信可」フロー制御入力
UART3_RTS 17
28		 27 20 O UART3「送信要求」フロー制御出力
リファレンス電圧 (3) VREF+ 27 26 19 I/O リファレンス電圧 (VREF) 電源 - 外部リファレンス入力 / 内部リファレンス出力
VREF- 25 24 – I/O リファレンス電圧 (VREF) 電源グランド - 外部リファレンス入力 / 内部リファレンス出力
(1) – = 使用不可
(2) I = 入力、O = 出力、I/O = 入出力、P = 電源
(3) VREF+/- を使用して ADC などのアナログ・ペリフェラル用の外部電圧リファレンスを取り込む場合、デカップリング・コンデンサを VREF+ から VREF- / GND に、外部リファレンス・ソースに基づく容量で配置する必要があります。