JAJSSU9B October   2023  – May 2024 MSPM0G3505-Q1 , MSPM0G3506-Q1 , MSPM0G3507-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 電源ランプ
        1. 7.6.1.1 POR および BOR
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 SYSOSC の標準的な周波数精度
        1. 7.9.2.1 低周波数発振器 (LFOSC)
      3. 7.9.3 システム フェーズ ロック ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
    13. 7.13 代表的な接続図
    14. 7.14 温度センサ
    15. 7.15 VREF
      1. 7.15.1 電圧特性
      2. 7.15.2 電気的特性
    16. 7.16 コンパレータ (COMP)
      1. 7.16.1 コンパレータ電気的特性
    17. 7.17 DAC
      1. 7.17.1 DAC 電源仕様
      2. 7.17.2 DAC 出力仕様
      3. 7.17.3 DAC 動的仕様
      4. 7.17.4 DAC 直線性仕様
      5. 7.17.5 DAC タイミング仕様
    18. 7.18 GPAMP
      1. 7.18.1 電気的特性
      2. 7.18.2 スイッチング特性
    19. 7.19 OPA
      1. 7.19.1 電気的特性
      2. 7.19.2 スイッチング特性
      3. 7.19.3 PGA モード
    20. 7.20 I2C
      1. 7.20.1 I2C 特性
      2. 7.20.2 I2C フィルタ
        1. 7.20.2.1 I2C のタイミング図
    21. 7.21 SPI
      1. 7.21.1 SPI
      2. 7.21.2 SPI タイミング図
    22. 7.22 UART
    23. 7.23 TIMx
    24. 7.24 TRNG
      1. 7.24.1 TRNG 電気的特性
      2. 7.24.2 TRNG スイッチング特性
    25. 7.25 エミュレーションおよびデバッグ
      1. 7.25.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0G350x)
    3. 8.3  パワー マネージメント ユニット (PMU)
    4. 8.4  クロック モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 COMP
    16. 8.16 DAC
    17. 8.17 OPA
    18. 8.18 GPAMP
    19. 8.19 TRNG
    20. 8.20 AES
    21. 8.21 CRC
    22. 8.22 MATHACL
    23. 8.23 UART
    24. 8.24 I2C
    25. 8.25 SPI
    26. 8.26 CAN-FD
    27. 8.27 WWDT
    28. 8.28 RTC
    29. 8.29 タイマ (TIMx)
    30. 8.30 デバイスのアナログ接続
    31. 8.31 入力 / 出力の回路図
    32. 8.32 シリアル ワイヤ デバッグ インターフェイス
    33. 8.33 ブートストラップ ローダ (BSL)
    34. 8.34 デバイス ファクトリ定数
    35. 8.35 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイス命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RHB|32
サーマルパッド・メカニカル・データ
発注情報

8.29 タイマ (TIMx)

これらのデバイスのタイマ ペリフェラルは、以下の主な機能をサポートしています。具体的な設定については 表 8-15 を参照してください。

汎用タイマ (TIMGx) 特有の機能には以下が含まれます。

  • 16 ビット タイマおよび 32 ビット タイマ、アップ、ダウン、またはアップダウンのカウント モードと反復リロード モード付き
  • 選択可能 / 構成可能なクロック ソース
  • カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケーラ
  • 以下のための 2 つの独立した CC チャネル
    • 出力の比較
    • 入力のキャプチャ
    • PWM 出力
    • ワンショット モード
  • シャドウ CC レジスタ、TIMG6、TIMG7、TIMG12で利用可能
  • シャドウ ロード レジスタ、TIMG6、TIMG7 で利用可能
  • 位置決めと移動量検出のための直交エンコーダ インターフェイス (QEI) のサポート、TIMG8 で利用可能
  • 同一電力ドメイン内の異なる TIMx インスタンス間の同期とクロス トリガをサポート
  • 割り込み / DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート
  • ホール センサ入力のためのクロス トリガ イベント ロジック (TIMG8)

高度制御タイマ (TIMAx) 特有の機能には以下が含まれます。

  • 16 ビット タイマ、アップ、ダウン、またはアップダウンのカウント モードと反復リロード モード付き
  • 選択可能 / 構成可能なクロック ソース
  • カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケーラ
  • カウンタで所定のサイクル数が経過した後にのみ割り込みまたはイベントを生成する、リピート カウンタ
  • 以下のための最大 4 つの独立した CC チャネル
    • 出力の比較
    • 入力のキャプチャ
    • PWM 出力
    • ワンショット モード
  • キャプチャ / 比較イベント用の 5 番目と 6 番目の内部 CC チャネル
  • データ保存および CC レジスタ用のシャドウ レジスタ、TIMA0 および TIMA1 で利用可能
  • 相補出力 PWM
  • デッドバンド挿入をプログラム可能な非対称 PWM
  • フォルト状況が発生したときに、ユーザー定義による安全な状態の出力信号を確保するためのフォルト処理メカニズム
  • 同一電力ドメイン内の異なる TIMx インスタンス間の同期とクロス トリガをサポート
  • 割り込みおよび DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート
  • 内部イベント用の 2 つの追加キャプチャ / 比較チャネル
表 8-15 TIMx の構成
タイマ名 パワー ドメイン 分解能 プリスケーラ リピート カウンタ キャプチャ / 比較チャネル 位相ロード シャドウ ロード シャドウ CC デッドバンド フォルト QEI
TIMG0 PD0 16 ビット 8 ビット – 2 – – – – – –
TIMG6 PD1 16 ビット 8 ビット – 2 –

あり

あり

 – – –
TIMG7 PD1 16 ビット 8 ビット – 2 – あり あり – – –
TIMG8 PD0 16 ビット 8 ビット – 2 – – – – – あり
TIMG12 PD1 32 ビット – – 2 – – あり – – –
TIMA0 PD1 16 ビット 8 ビット 8 ビット 4 あり あり あり あり あり –
TIMA1 PD1 16 ビット 8 ビット 8 ビット 2 あり あり あり あり あり –
表 8-16 TIMx クロス トリガ マップ (PD1)
TSEL.ETSEL の選択 TIMA0 TIMA1 TIMG6 TIMG7 TIMG12
0 TIMA0.TRIG0 TIMA0.TRIG0 TIMA0.TRIG0 TIMA0.TRIG0 TIMA0.TRIG0
1 TIMA1.TRIG0 TIMA1.TRIG0 TIMA1.TRIG0 TIMA1.TRIG0 TIMA1.TRIG0
2 TIMG6.TRIG0 TIMG6.TRIG0 TIMG6.TRIG0 TIMG6.TRIG0 TIMG6.TRIG0
3 TIMG7.TRIG0 TIMG7.TRIG0 TIMG7.TRIG0 TIMG7.TRIG0 TIMG7.TRIG0
4 TIMG12.TRIG0 TIMG12.TRIG0 TIMG12.TRIG0 TIMG12.TRIG0 TIMG12.TRIG0
5 TIMG8.TRIG0 TIMG8.TRIG0 TIMG8.TRIG0 TIMG8.TRIG0 TIMG8.TRIG0
6～15 予約済み
16 イベント サブスクライバ ポート 0 (FSUB0)
17 イベント サブスクライバ ポート 1 (FSUB1)
18-31 予約済み
表 8-17 TIMx クロス トリガ マップ (PD0)
TSEL.ETSEL の選択 TIMG0 TIMG8
0 TIMG0.TRIG0 TIMG0.TRIG0
1 TIMG8.TRIG0 TIMG8.TRIG0
2～15 予約済み
16 イベント サブスクライバ ポート 0 (FSUB0)
17 イベント サブスクライバ ポート 1 (FSUB1)
18-31 予約済み

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「TIMx」の章を参照してください。