JAJSSU9B October   2023  – May 2024 MSPM0G3505-Q1 , MSPM0G3506-Q1 , MSPM0G3507-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 電源ランプ
        1. 7.6.1.1 POR および BOR
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 SYSOSC の標準的な周波数精度
        1. 7.9.2.1 低周波数発振器 (LFOSC)
      3. 7.9.3 システム フェーズ ロック ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
    13. 7.13 代表的な接続図
    14. 7.14 温度センサ
    15. 7.15 VREF
      1. 7.15.1 電圧特性
      2. 7.15.2 電気的特性
    16. 7.16 コンパレータ (COMP)
      1. 7.16.1 コンパレータ電気的特性
    17. 7.17 DAC
      1. 7.17.1 DAC 電源仕様
      2. 7.17.2 DAC 出力仕様
      3. 7.17.3 DAC 動的仕様
      4. 7.17.4 DAC 直線性仕様
      5. 7.17.5 DAC タイミング仕様
    18. 7.18 GPAMP
      1. 7.18.1 電気的特性
      2. 7.18.2 スイッチング特性
    19. 7.19 OPA
      1. 7.19.1 電気的特性
      2. 7.19.2 スイッチング特性
      3. 7.19.3 PGA モード
    20. 7.20 I2C
      1. 7.20.1 I2C 特性
      2. 7.20.2 I2C フィルタ
        1. 7.20.2.1 I2C のタイミング図
    21. 7.21 SPI
      1. 7.21.1 SPI
      2. 7.21.2 SPI タイミング図
    22. 7.22 UART
    23. 7.23 TIMx
    24. 7.24 TRNG
      1. 7.24.1 TRNG 電気的特性
      2. 7.24.2 TRNG スイッチング特性
    25. 7.25 エミュレーションおよびデバッグ
      1. 7.25.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0G350x)
    3. 8.3  パワー マネージメント ユニット (PMU)
    4. 8.4  クロック モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 COMP
    16. 8.16 DAC
    17. 8.17 OPA
    18. 8.18 GPAMP
    19. 8.19 TRNG
    20. 8.20 AES
    21. 8.21 CRC
    22. 8.22 MATHACL
    23. 8.23 UART
    24. 8.24 I2C
    25. 8.25 SPI
    26. 8.26 CAN-FD
    27. 8.27 WWDT
    28. 8.28 RTC
    29. 8.29 タイマ (TIMx)
    30. 8.30 デバイスのアナログ接続
    31. 8.31 入力 / 出力の回路図
    32. 8.32 シリアル ワイヤ デバッグ インターフェイス
    33. 8.33 ブートストラップ ローダ (BSL)
    34. 8.34 デバイス ファクトリ定数
    35. 8.35 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイス命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DGS|28
  • RGZ|48
  • RHB|32
  • PM|64
  • DGS|32
  • PT|48
サーマルパッド・メカニカル・データ
発注情報

6.2 ピン属性

次の表に、各デバイス パッケージの各ピンで利用可能な機能を示します。

注: デバイス上の各デジタル I/O は、専用のピン制御管理レジスタ (PINCMx) に割り当てられており、ユーザーが PINCM.PF 制御ビットを使って必要なピン機能を設定できます。
表 6-1 ピン属性
PINCMx ピン名 信号名 ピン番号 IO 構造
アナログ デジタル [ピン機能] (1) 64 LQFP 48 LQFP、VQFN 32 VQFN 32 VSSOP 28 VSSOP
該当なし VDD 40 6 4 7 7 電源
該当なし VSS 41 7 5 8 8 電源
該当なし VCORE 32 48 32 3 3 電源
該当なし NRST 38 4 3 6 6 リセット
1 PA0 UART0_TX [2] / I2C0_SDA [3] / TIMA0_C0 [4] / TIMA_FAL1 [5] / TIMG8_C1 [6] / FCC_IN [7] / (デフォルト BSL I2C_SDA) 33 1 1 4 4 5V 対応オープン ドレイン
2 PA1 UART0_RX [2] / I2C0_SCL [3] / TIMA0_C1 [4] / TIMA_FAL2 [5] / TIMG8_IDX [6] / TIMG8_C0 [7] / (デフォルト BSL I2C_SCL) 34 2 2 5 5 5V 対応オープン ドレイン
7 PA2 ROSC TIMG8_C1 [2] / SPI0_CS0 [3] / TIMG7_C1 [4] / SPI1_CS0 [5] 42 8 6 9 9 標準
8 PA3 LFXIN TIMG8_C0 [2] / SPI0_CS1 [3] / UART2_CTS [4] / TIMA0_C2 [5] / COMP1_OUT [6] / TIMG7_C0 [7] / TIMA0_C1 [8] / I2C1_SDA [9] 43 9 7 10 10 標準
9 PA4 LFXOUT TIMG8_C1 [2] / SPI0_POCI [3] / UART2_RTS [4] / TIMA0_C3 [5] / LFCLK_IN [6] / TIMG7_C1 [7] / TIMA0_C1N [8] / I2C1_SCL [9] 44 10 8 11 11 標準
10 PA5 HFXIN TIMG8_C0 [2] / SPI0_PICO [3] / TIMA_FAL1 [4] / TIMG0_C0 [5]/ TIMG6_C0 [6] / FCC_IN [7] 45 11 9 12 12 標準
11 PA6 HFXOUT TIMG8_C1 [2] / SPI0_SCK [3] / TIMA_FAL0 [4] / TIMG0_C1 [5] / HFCLK_IN [6] / TIMG6_C1 [ 7] / TIMA0_C2N [8] 46 12 10 13 13 標準
14 PA7 COMP0_OUT [2] / CLK_OUT [3] / TIMG8_C0 [4] / TIMA0_C2 [5] / TIMG8_IDX [6] / TIMG7_C1 [7] / TIMA0_C1 [8] 49 13 11 14 - 標準
19 PA8 UART1_TX [2] / SPI0_CS0 [3] / UART0_RTS [4] / TIMA0_C0 [5] / TIMA1_C0N [6] 54 16 12 15 - 標準
20 PA9 UART1_RX [2] / SPI0_PICO [3] / UART0_CTS [4] / TIMA0_C1 [5] / RTC_OUT [6] / TIMA0_C0N [7] / TIMA1_C1N [8] / CLK_OUT[9] 55 17 13 16 14 高速
21 PA10 UART0_TX [2] / SPI0_POCI [3] / I2C0_SDA [4] / TIMA1_C0 [5] / TIMG12_C0 [6] / TIMA0_C2 [7] / I2C1_SDA [8] / CLK_OUT [9] / (デフォルト BSL UART_TX) 56 18 14 17 15 高駆動
22 PA11 UART0_RX [2] / SPI0_SCK [3] / I2C0_SCL [4] / TIMA1_C1 [5] / COMP0_OUT [6]/ TIMA0_C2N [7] / I2C1_SCL [8] / (デフォルト BSL UART_RX) 57 19 15 18 16 高駆動
34 PA12 UART3_CTS [2] / SPI0_SCK [3] / TIMG0_C0 [4] / CAN_TX [5] / TIMA0_C3 [6] / FCC_IN [7] 5 27 16 19 - 高速
35 PA13 COMP0_IN2- UART3_RTS [2] / SPI0_POCI [3] / UART3_RX [4] / TIMG0_C1 [5] / CAN_RX [6] / TIMA0_C3N [7] 6 28 17 20 - 高速
36 PA14 COMP0_IN2+ / A0_12 UART0_CTS [2] / SPI0_PICO [3] / UART3_TX [4] / TIMG12_C0 [5] / CLK_OUT [6] 7 29 18 21 17 高速
37 PA15 A1_0 / DAC_OUT / OPA0_IN2+ / OPA1_IN2+/ COMP0_IN3+ /COMP1_IN3+ UART0_RTS [2] / SPI1_CS2 [3] / I2C1_SCL [4] / TIMA1_C0 [5] / TIMG8_IDX [6] / TIMA1_C0N [7] / TIMA0_C2 [8] 8 30 19 22 18 標準
38 PA16 A1_1 / OPA1_OUT COMP2_OUT [2] / SPI1_POCI [3] / I2C1_SDA [4] / TIMA1_C1 [5] / TIMA1_C1N [6] / TIMA0_C2N [7] / FCC_IN [8] 9 31 20 23 19 標準
39 PA17 A1_2 / OPA1_IN1- / COMP0_IN1- UART1_TX [2] / SPI1_SCK [3] / I2C1_SCL [4] / TIMA0_C3 [5] / TIMG7_C0 [6] / TIMA1_C0 [7] 10 32 21 24 20 標準 (ウェーク付き)(2)
40 PA18 A1_3 / OPA1_IN1+ / COMP0_IN1+ / GPAMP_IN- UART1_RX [2] / SPI1_PICO [3] / I2C1_SDA [4] / TIMA0_C3N [5] / TIMG7_C1 [6] / TIMA1_C1 [7] / デフォルト BSL_Invoke 11 33 22 25 21 標準 (ウェーク付き)(2)
41 PA19 SWDIO [2] 12 34 23 26 22 高速
42 PA20 SWCLK [2] 13 35 24 27 23 標準
46 PA21 A1_7 / COMP2_IN1- / VREF- UART2_TX [2] / TIMG8_C0 [3] / UART1_CTS [4] / TIMA0_C0 [5] / TIMG6_C0 [6] 17 39 25 28 24 標準
47 PA22 A0_7 / GPAMP_OUT / OPA0_OUT UART2_RX [2] / TIMG8_C1 [3] / UART1_RTS [4] / TIMA0_C1 [5] / CLK_OUT [6] / TIMA0_C0N [7] / TIMG6_C1 [8] 18 40 26 29 25 標準
53 PA23 COMP1_IN1- / VREF+ UART2_TX [2] / SPI0_CS3 [3] / TIMA0_C3 [4] / TIMG0_C0 [5] / UART3_CTS [6] / TIMG7_C0 [7]/ TIMG8_C0 [8] 24 43 27 30 26 標準
54 PA24 A0_3 / OPA0_IN1- UART2_RX [2] / SPI0_CS2 [3] / TIMA0_C3N [4] / TIMG0_C1 [5] / UART3_RTS [6] / TIMG7_C1 [7] / TIMA1_C1 [8] 25 44 28 31 27 標準
55 PA25 A0_2 / OPA0_IN1+ UART3_RX [2] / SPI1_CS3 [3] / TIMG12_C1 [4] / TIMA0_C3 [5] / TIMA0_C1N [6] 26 45 29 32 28 標準
59 PA26 A0_1 / COMP0_IN0+ / OPA0_IN0+ / GPAMP_IN+ UART3_TX [2] / SPI1_CS0 [3] / TIMG8_C0 [4] / TIMA_FAL0 [5] / CAN_TX [6] / TIMG7_C0 [7] 30 46 30 1 1 標準
60 PA27 A0_0 / COMP0_IN0- / OPA0_IN0- RTC_OUT [2] / SPI1_CS1 [3] / TIMG8_C1 [4] / TIMA_FAL2 [5] / CAN_RX [6] / TIMG7_C1 [7] 31 47 31 2 2 標準
3 PA28 UART0_TX [2] / I2C0_SDA [3] / TIMA0_C3 [4] / TIMA_FAL0 [5] / TIMG7_C0 [6] / TIMA1_C0 [ 7] 35 3 - - - 高駆動
4 PA29 I2C1_SCL [2] / UART2_RTS [3] / TIMG8_C0 [4] / TIMG6_C0 [5] 36 - - - - 標準
5 PA30 I2C1_SDA [2] / UART2_CTS [3] / TIMG8_C1 [4] / TIMG6_C1 [5] 37 - - - - 標準
6 PA31 UART0_RX [2] / I2C0_SCL [3] / TIMA0_C3N [4] / TIMG12_C1 [5] / CLK_OUT [6]/ TIMG7_C1 [7] / TIMA1_C1 [8] 39 5 - - - 高駆動
12 PB0 UART0_TX [2] / SPI1_CS2 [3] / TIMA1_C0 [4] / TIMA0_C2 [5] 47 - - - - 標準
13 PB1 UART0_RX [2] / SPI1_CS3 [3] / TIMA1_C1 [4] / TIMA0_C2N [5] 48 - - - - 標準
15 PB2 UART3_TX [2] / UART2_CTS [3] / I2C1_SCL [4] / TIMA0_C3 [5] / UART1_CTS [6] / TIMG6_C0 [ 7] / TIMA1_C0 [8] 50 14 - - - 標準
16 PB3 UART3_RX [2] / UART2_RTS [3] / I2C1_SDA [4] / TIMA0_C3N[5] / UART1_RTS [6] / TIMG6_C1 [7] / TIMA1_C1 [8] 51 15 - - - 標準
17 PB4 UART1_TX [2] / UART3_CTS [3] / TIMA1_C0 [4] /TIMA0_C2 [5] / TIMA1_C0N [6] 52 - - - - 標準
18 PB5 UART1_RX [2] / UART3_RTS [3] / TIMA1_C1 [4] / TIMA0_C2N [5] / TIMA1_C1N [6] 53 - - - - 標準
23 PB6 UART1_TX [2] / SPI1_CS0 [3] / SPI0_CS1 [4] / TIMG8_C0 [5] / UART2_CTS [6] / TIMG6_C0 [7] / TIMA1_C0N [8] 58 20 - - - 標準
24 PB7 UART1_RX [2] / SPI1_POCI [3] / SPI0_CS2 [4] / TIMG8_C1 [5] / UART2_RTS [6] / TIMG6_C1 [7] /TIMA1_C1N [8] 59 21 - - - 標準
25 PB8 UART1_CTS [2] / SPI1_PICO [3] / TIMA0_C0 [4] / COMP1_OUT [5] 60 22 - - - 標準
26 PB9 UART1_RTS [2] / SPI1_SCK [3] / TIMA0_C1 [4] / TIMA0_C0N [5] 61 23 - - - 標準
27 PB10 TIMG0_C0 [2] / TIMG8_C0 [3] / COMP1_OUT [4] / TIMG6_C0 [5] 62 - - - - 標準
28 PB11 TIMG0_C1 [2] / TIMG8_C1 [3] / CLK_OUT [4] / TIMG6_C1 [5] 63 - - - - 標準
29 PB12 UART3_TX [2] / TIMA0_C2 [3] / TIMA_FAL1 [4] / TIMA0_C1 [5] 64 - - - - 標準
30 PB13 UART3_RX [2] / TIMA0_C3 [3] / TIMG12_C0 [4] / TIMA0_C1N [5] 1 - - - - 標準
31 PB14 SPI1_CS3 [2] / SPI1_POCI [3] / SPI0_CS3 [4] / TIMG12_C1 [5] / TIMG8_IDX [6] / TIMA0_C0 [7] 2 24 - - - 標準
32 PB15 UART2_TX [2] / SPI1_PICO [3] / UART3_CTS [4] / TIMG8_C0 [5] / TIMG7_C0 [6] 3 25 - - - 標準
33 PB16 UART2_RX [2] / SPI1_SCK [3] / UART3_RTS [4] / TIMG8_C1 [5] / TIMG7_C1 [6] 4 26 - - - 標準
43 PB17 A1_4 / COMP1_IN2- UART2_TX [2] / SPI0_PICO [3] / SPI1_CS1 [4] / TIMA1_C0 [5] / TIMA0_C2 [6] 14 36 - - - 標準
44 PB18 A1_5 / COMP1_IN2+ UART2_RX [2] / SPI0_SCK [3] / SPI1_CS2 [4] / TIMA1_C1 [5] / TIMA0_C2N [6] 15 37 - - - 標準
45 PB19 A1_6 / COMP2_IN1+ / OPA1_IN0+ COMP2_OUT [2] / SPI0_POCI [3] / TIMG8_C1 [4] / UART0_CTS [5] / TIMG7_C1 [6] 16 38 - - - 標準
48 PB20 A0_6 / OPA1_IN0- SPI0_CS2 [2] / SPI1_CS0 [3] / TIMA0_C2 [4] / TIMG12_C0 [5] / TIMA_FAL1 [6] / TIMA0_C1 [7] / TIMA1_C1N [8] 19 41 - - - 標準
49 PB21 COMP2_IN0+ SPI1_POCI [2] / TIMG8_C0 [3] 20 - - - - 標準
50 PB22 COMP2_IN0- SPI1_PICO [2] / TIMG8_C1 [3] 21 - - - - 標準
51 PB23 SPI1_SCK [2] / COMP0_OUT [3] / TIMA_FAL0 [4] 22 - - - - 標準
52 PB24 A0_5 / COMP1_IN1+ SPI0_CS3 [2] / SPI0_CS1 [3] / TIMA0_C3 [4] / TIMG12_C1 [5] / TIMA0_C1N [6] / TIMA1_C0N [7] 23 42 - - - 標準
56 PB25 A0_4 UART0_CTS [2] / SPI0_CS0 [3] / TIMA_FAL2 [4] 27 - - - - 標準
57 PB26 COMP1_IN0+ UART0_RTS [2] / SPI0_CS1 [3] / TIMA0_C3 [4] / TIMG6_C0 [5] / [6] 28 - - - - 標準
58 PB27 COMP1_IN0- COMP2_OUT [2] / SPI1_CS1 [3] / TIMA0_C3N [4] / TIMG6_C1 [5] / TIMA1_C1 [6] 29 - - - - 標準
(1) アナログ機能 (例：OPA 入力 / 出力、COMP 入力) を使う場合、IOMUX の PINCM.PF と PINCM.PC を 0 に設定してください。デバイス上の各デジタル I/O は、専用のピン制御管理レジスタ (PINCMx) に割り当てられており、ユーザーが PINCM.PF 制御ビットを使って必要なピン機能を設定できます。
(2) ウェーク付きの標準機能では、I/O を使って、最小低消費電力の SHUTDOWN モードからデバイスをウェークアップできます。すべての I/O は、それよりも高いレベルの低消費電力モードから MCU をウェークアップするように構成できます。詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「GPIO FastWake」セクションを参照してください。
表 6-2 IO タイプ別のデジタル IO 機能
IO 構造 反転制御 駆動能力制御 ヒステリシス制御 プルアップ抵抗 プルダウン抵抗 ウェークアップ ロジック
標準駆動 Y Y Y
標準駆動 (ウェーク付き)(2) Y Y Y Y
高駆動 Y Y Y Y Y
高速度 Y Y Y Y
5V 対応のオープン ドレイン Y Y Y Y