JAJSSU9B October   2023  – May 2024 MSPM0G3505-Q1 , MSPM0G3506-Q1 , MSPM0G3507-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 電源ランプ
        1. 7.6.1.1 POR および BOR
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 SYSOSC の標準的な周波数精度
        1. 7.9.2.1 低周波数発振器 (LFOSC)
      3. 7.9.3 システム フェーズ ロック ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
    13. 7.13 代表的な接続図
    14. 7.14 温度センサ
    15. 7.15 VREF
      1. 7.15.1 電圧特性
      2. 7.15.2 電気的特性
    16. 7.16 コンパレータ (COMP)
      1. 7.16.1 コンパレータ電気的特性
    17. 7.17 DAC
      1. 7.17.1 DAC 電源仕様
      2. 7.17.2 DAC 出力仕様
      3. 7.17.3 DAC 動的仕様
      4. 7.17.4 DAC 直線性仕様
      5. 7.17.5 DAC タイミング仕様
    18. 7.18 GPAMP
      1. 7.18.1 電気的特性
      2. 7.18.2 スイッチング特性
    19. 7.19 OPA
      1. 7.19.1 電気的特性
      2. 7.19.2 スイッチング特性
      3. 7.19.3 PGA モード
    20. 7.20 I2C
      1. 7.20.1 I2C 特性
      2. 7.20.2 I2C フィルタ
        1. 7.20.2.1 I2C のタイミング図
    21. 7.21 SPI
      1. 7.21.1 SPI
      2. 7.21.2 SPI タイミング図
    22. 7.22 UART
    23. 7.23 TIMx
    24. 7.24 TRNG
      1. 7.24.1 TRNG 電気的特性
      2. 7.24.2 TRNG スイッチング特性
    25. 7.25 エミュレーションおよびデバッグ
      1. 7.25.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0G350x)
    3. 8.3  パワー マネージメント ユニット (PMU)
    4. 8.4  クロック モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 COMP
    16. 8.16 DAC
    17. 8.17 OPA
    18. 8.18 GPAMP
    19. 8.19 TRNG
    20. 8.20 AES
    21. 8.21 CRC
    22. 8.22 MATHACL
    23. 8.23 UART
    24. 8.24 I2C
    25. 8.25 SPI
    26. 8.26 CAN-FD
    27. 8.27 WWDT
    28. 8.28 RTC
    29. 8.29 タイマ (TIMx)
    30. 8.30 デバイスのアナログ接続
    31. 8.31 入力 / 出力の回路図
    32. 8.32 シリアル ワイヤ デバッグ インターフェイス
    33. 8.33 ブートストラップ ローダ (BSL)
    34. 8.34 デバイス ファクトリ定数
    35. 8.35 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイス命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DGS|28
  • RGZ|48
  • RHB|32
  • PM|64
  • DGS|32
  • PT|48
サーマルパッド・メカニカル・データ
発注情報

7.9.1 システム発振器 (SYSOSC)

自由気流での動作温度範囲内 (特に記述のない限り)
パラメータ テスト条件 最小値 代表値 最大値 単位
fSYSOSC 出荷時に調整された SYSOSC 周波数 SYSOSCCFG.FREQ=00 (ベース) 32 MHz
SYSOSCCFG.FREQ=01 4
ユーザー調整された SYSOSC 周波数 SYSOSCCFG.FREQ=10、SYSOSCTRIMUSER.FREQ=10 24
SYSOSCCFG.FREQ = 10、SYSOSCTRIMUSER.FREQ = 01 16
fSYSOSC 周波数補正ループ (FCL) がイネーブルで、理想的な ROSC 抵抗を想定した場合の SYSOSC 周波数精度 (1) (2) SETUSEFCL=1、Ta = 25℃ -0.41 0.58 %
SETUSEFCL=1、-40℃ ≦ Ta ≦ 85℃ -0.80 0.93
SETUSEFCL=1、-40℃ ≦ Ta ≦ 105 ℃ -0.80 1.09
SETUSEFCL=1、-40℃ ≦ Ta ≦ 125 ℃ -0.80 1.30
fSYSOSC 周波数補正ループ (FCL) がイネーブルのときの SYSOSC 精度、ROSC 抵抗を ROSC ピンに配置、出荷時にトリムされた周波数用 (1) SETUSEFCL=1、Ta = 25℃、±0.1% ±25ppm ROSC -0.5 0.7 %
SETUSEFCL=1、-40℃ ≦ Ta ≦ 85℃、±0.1% ±25ppm ROSC -1.1 1.2
SETUSEFCL=1、-40℃ ≦ Ta ≦ 105 ℃、±0.1% ±25ppm ROSC -1.1 1.4
SETUSEFCL=1、-40℃ ≦ Ta ≦ 125℃、±0.1% ±25ppm ROSC -1.1 1.7
fSYSOSC 内部 ROSC 抵抗使用、周波数補正ループ (FCL) イネーブル時の SYSOSC 周波数精度 (4) SETUSEFCL=1、-40℃ ≦ Ta ≦ 125 ℃ -1.4 1.8 %
fSYSOSC 周波数補正ループ (FCL) がディセーブルのときの SYSOSC 精度、32MHz SETUSEFCL=0、SYSOSCCFG.FREQ=00、-40℃ ≦ Ta ≦ 125℃ -2.6 1.8 %
fSYSOSC 出荷時に調整された周波数 4MHz の場合、周波数補正ループ (FCL) がディセーブルのときの SYSOSC 精度 SETUSEFCL=0、SYSOSCCFG.FREQ=01、-40℃ ≦ Ta ≦ 125℃ -2.7 2.3
fSYSOSC ROSC ピンと VSS の間の外付け抵抗 (1) SETUSEFCL=1 100 kΩ
fSYSOSC 目標精度に達するまでのセトリング タイム (3) SETUSEFCL=1、±0.1% 25ppm の ROSC (1) 30 us
fSYSOSC tsettle の間の fSYSOSC の追加アンダーシュート精度(3) SETUSEFCL=1、±0.1% 25ppm の ROSC (1) -11 %
(1) SYSOSC 周波数補正ループ (FCL) を使うと、本デバイスの ROSC ピンと VSS との間に接続すべき外部リファレンス抵抗 (ROSC) によって、SYSOSC の精度を高めることができます。  ±0.1% 25ppm の ROSC に対する精度を示しています。公差の緩い抵抗も使用できます (SYSOSC の精度は低下します)。  さまざまな ROSC 精度での SYSOSC 精度の計算方法の詳細については、テクニカル リファレンス マニュアルの「SYSOSC」のセクションを参照してください。  FCL をイネーブルしない場合には、ROSC を実装する必要はありません。
(2) デバイスの精度のみを表します。  最終的な精度を判定するには、使用する ROSC 抵抗の公差と温度ドリフトを、この仕様と組み合わせる必要があります。  ±0.1% ±25ppm ROSC についての性能が、基準点として示されています。
(3) SYSOSC がウェークアップするとき (たとえば、低消費電力モードを終了するとき)、FCL がイネーブルなら、SYSOSC は最初に目標周波数 fSYSOSC を、時間 tsettle,SYSOSC にわたって、最大 fsettle,SYSOSC の追加誤差だけアンダーシュートします。目標の精度はこの時間後に達成されます。
(4) SYSOSC の周波数補正ループ (FCL) を使うと、内部リファレンス抵抗によってSYSOSC の精度を高めることができます。SYSOSC 精度の計算方法の詳細については、テクニカル リファレンス マニュアルの「SYSOSC」のセクションを参照してください。