JAJSPZ3D October   2022  – January 2024 MSPM0L1303 , MSPM0L1304 , MSPM0L1305 , MSPM0L1306 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN/SLEEP モード
      2. 7.5.2 STOP/STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 POR と BOR
      2. 7.6.2 電源ランプ
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 低周波数発振器 (LFOSC)
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 COMP
      1. 7.15.1 コンパレータの電気的特性
    16. 7.16 GPAMP
      1. 7.16.1 電気的特性
      2. 7.16.2 スイッチング特性
    17. 7.17 OPA
      1. 7.17.1 電気的特性
      2. 7.17.2 スイッチング特性
      3. 7.17.3 PGA モード
    18. 7.18 I2C
      1. 7.18.1 I2C の特性
      2. 7.18.2 I2C フィルタ
      3. 7.18.3 I2C のタイミング図
    19. 7.19 SPI
      1. 7.19.1 SPI
      2. 7.19.2 SPI タイミング図
    20. 7.20 UART
    21. 7.21 TIMx
    22. 7.22 エミュレーションおよびデバッグ
      1. 7.22.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能
    3. 8.3  パワー マネージメント ユニット (PMU)
    4. 8.4  クロック・モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ・メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 COMP
    16. 8.16 CRC
    17. 8.17 GPAMP
    18. 8.18 OPA
    19. 8.19 I2C
    20. 8.20 SPI
    21. 8.21 UART
    22. 8.22 WWDT
    23. 8.23 タイマ (TIMx)
    24. 8.24 デバイスのアナログ接続
    25. 8.25 入力 / 出力の回路図
    26. 8.26 シリアル・ワイヤ・デバッグ・インターフェイス
    27. 8.27 ブートストラップ・ローダ (BSL)
    28. 8.28 デバイス・ファクトリ定数
    29. 8.29 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス命名規則
    2. 10.2 ツールとソフトウェア
    3. 10.3 ドキュメントのサポート
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DGS|28
  • RGE|24
  • RHB|32
  • DYY|16
  • RTR|16
  • DGS|20
サーマルパッド・メカニカル・データ
発注情報

6.2 ピン属性

次の表に、各デバイス パッケージの各ピンで利用可能な機能を示します。

注: デバイス上の各デジタル I/O は、専用のピン制御管理レジスタ (PINCMx) に割り当てられており、ユーザーが PINCM.PF 制御ビットを使って必要なピン機能を設定できます。
表 6-1 ピン属性
PINCMxピン名ピン機能ピン番号I/O 構造
アナログデジタル (1)32 VQFN28 VSSOP (2)28 VSSOP (3)24 VQFN20 VSSOP16 WQFN16 SOT
該当なしN/AVDD4773665電源
該当なしN/AVSS5884776電源
該当なしN/AVCORE323323332電源
1PA0UART1_TX [2] / I2C0_SDA [3] / TIMG1_C0 [4] / SPI0_CS1 [5] (デフォルトの BSL I2C_SDA)144244435V 許容オープン ドレイン
2PA1UART1_RX [2] / I2C0_SCL [3] / TIMG1_C1 [4] (デフォルトの BSL I2C_SCL)25515545V 許容オープン ドレイン
該当なしN/ANRST3662リセット (4)
3PA2ROSCTIMG1_C1 [2] / SPI0_CS0 [3]6995887標準
4PA3TIMG2_C0 [2] / SPI0_CS1 [3] / UART1_CTS [4] / COMP0_OUT [5]710106–––標準
5PA4TIMG2_C1 [2] / SPI0_POCI [3] / UART1_RTS [4]8111179––標準
6PA5TIMG0_C0 [2] / SPI0_PICO [3] / FCC_IN [4]91212––9–高速
7PA6TIMG0_C1 [2] / SPI0_SCK [3]101313–10108標準
8PA7COMP0_OUT [2] / CLK_OUT [3] / TIMG1_C0 [4]11––––––標準
9PA8UART0_TX [2] / SPI0_CS0 [3] / UART1_RTS [4] / TIMG2_C0 [5]12––––––標準
10PA9UART0_RX [2] / SPI0_PICO [3] / UART1_CTS [4] / TIMG2_C1 [5] / CLK_OUT [6]1314148–––標準
11PA10UART1_TX [2] / SPI0_POCI [3] / I2C0_SDA [4] / TIMG4_C0 [5] / CLK_OUT [6]1415159–11–高速
12PA11UART1_RX [2] / SPI0_SCK [3] / I2C0_SCL [4] / TIMG4_C1 [5] / COMP0_OUT [6]1516161011––標準
13PA12UART0_CTS [2] / TIMG0_C0 [3] / FCC_IN [4]16––––––標準
14PA13UART0_RTS [2] / TIMG0_C1 [3] / UART1_RX [4]17–--–––標準
15PA14UART1_CTS [2] / CLK_OUT [3] / UART1_TX [4] / TIMG1_C0 [5]181717––––標準
16PA15A9UART1_RTS [2] / I2C1_SCL [3] / SPI0_CS2 [4] / TIMG4_C1 [5]19181811–12–標準
17PA16A8 / OPA1_OUTCOMP0_OUT [2] / I2C1_SDA [3] / SPI0_POCI [4] / TIMG0_C0 [5] / FCC_IN [6]201919121213–標準
18PA17OPA1_IN1-UART0_TX [2] / I2C1_SCL [3] / SPI0_SCK [4] / TIMG4_C0 [5] / SPI0_CS1 [6]2120-1313 (2)–9標準 (ウェーク付き)
該当なしOPA1_IN0-
該当なしN/AOPA1_IN0-––20–13 (3)14–アナログ
19PA18A7 / OPA1_IN0+ / GPAMP_IN-UART0_RX [2] / SPI0_PICO [3] / I2C1_SDA [4] / TIMG4_C1 [5] (BSL 呼び出し)222121141410標準 (ウェーク付き)
20PA19SWDIO [2] / I2C1_SDA [3] / SPI0_POCI [4]23222215151511高速
21PA20A6 / COMP0_IN1+SWCLK [2] / I2C1_SCL [3] / TIMG4_C0 [4]24232316161612標準
22PA21A5 / VREF-TIMG2_C0 [2] / UART0_CTS [3] / UART0_TX [4]25242417–––標準
23PA22A4 / GPAMP_OUT / OPA0_OUTUART0_RX [2] / TIMG2_C1 [3] / UART0_RTS [4] / CLK_OUT [5] / UART1_RX [6] (デフォルトの BSL UART_RX)2625251817113標準
24PA23VREF+ / COMP0_IN1-UART0_TX [2] / SPI0_CS3 [3] / TIMG0_C0 [4] / UART0_CTS [5] / UART1_TX [6] (デフォルトの BSL UART_TX)2726261918214標準
25PA24A3 / OPA0_IN1- / OPA0_IN0-SPI0_CS2 [2] / TIMG0_C1 [3] / UART0_RTS [4]2827–2019 (2)–15標準
該当なしN/AOPA0_IN0-––27–19 (3)––アナログ
26PA25A2 / OPA0_IN0+TIMG4_C1 [2] / UART0_TX [3] / SPI0_PICO [4]2928282120216標準
27PA26A1 / GPAMP_IN+ / COMP0_IN0+TIMG1_C0 [2] / UART0_RX [3] / SPI0_POCI [4]3011221–1標準
28PA27A0 / COMP0_IN0-TIMG1_C1 [2] / SPI0_CS3 [3]3122–2––標準
(1) アナログ機能 (例：OPA 入力 / 出力、COMP 入力) を使う場合、IOMUX の PINCM.PF と PINCM.PC を 0 に設定する必要があります。デバイス上の各デジタル I/O は、ユーザーが PINCM.PF 制御ビットを使って目的のピン機能を設定できる専用のピン制御管理レジスタ (PINCMx) に割り当てられています。
(2) MSPM0L130x のみ
(3) MSPM0L134x のみ
(4) 16 ピンと 20 ピンのデバイスでは、リセット ピンは PA1 と多重化されています。
表 6-2 IO タイプ別のデジタル IO 機能
IO 構造反転制御駆動能力制御ヒステリシス制御プルアップ抵抗プルダウン抵抗ウェークアップ ロジック
標準駆動YYY
標準駆動 (ウェーク付き)YYYY
高速YYYY
5V 対応オープン ドレインYYYY