JAJSPZ3D October   2022  – January 2024 MSPM0L1303 , MSPM0L1304 , MSPM0L1305 , MSPM0L1306 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN/SLEEP モード
      2. 7.5.2 STOP/STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 POR と BOR
      2. 7.6.2 電源ランプ
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 低周波数発振器 (LFOSC)
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 COMP
      1. 7.15.1 コンパレータの電気的特性
    16. 7.16 GPAMP
      1. 7.16.1 電気的特性
      2. 7.16.2 スイッチング特性
    17. 7.17 OPA
      1. 7.17.1 電気的特性
      2. 7.17.2 スイッチング特性
      3. 7.17.3 PGA モード
    18. 7.18 I2C
      1. 7.18.1 I2C の特性
      2. 7.18.2 I2C フィルタ
      3. 7.18.3 I2C のタイミング図
    19. 7.19 SPI
      1. 7.19.1 SPI
      2. 7.19.2 SPI タイミング図
    20. 7.20 UART
    21. 7.21 TIMx
    22. 7.22 エミュレーションおよびデバッグ
      1. 7.22.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能
    3. 8.3  パワー マネージメント ユニット (PMU)
    4. 8.4  クロック・モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ・メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 COMP
    16. 8.16 CRC
    17. 8.17 GPAMP
    18. 8.18 OPA
    19. 8.19 I2C
    20. 8.20 SPI
    21. 8.21 UART
    22. 8.22 WWDT
    23. 8.23 タイマ (TIMx)
    24. 8.24 デバイスのアナログ接続
    25. 8.25 入力 / 出力の回路図
    26. 8.26 シリアル・ワイヤ・デバッグ・インターフェイス
    27. 8.27 ブートストラップ・ローダ (BSL)
    28. 8.28 デバイス・ファクトリ定数
    29. 8.29 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス命名規則
    2. 10.2 ツールとソフトウェア
    3. 10.3 ドキュメントのサポート
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DGS|28
  • RHB|32
  • DYY|16
  • RGE|24
  • RTR|16
  • DGS|20
サーマルパッド・メカニカル・データ
発注情報

6.3 信号の説明

表 6-3 信号の説明
機能 信号名 ピン番号 (1) ピンの種類 (2) 説明
32 VQFN 28 VSSOP (3) 28 VSSOP (4) 24 VQFN 20 VSSOP 16 WQFN 16 SOT
ADC A0 31 2 2 – 2 – – I ADC0 アナログ入力 0
A1 30 1 1 22 1 – 1 I ADC0 アナログ入力 1
A2 29 28 28 21 20 2 16 I ADC0 アナログ入力 2
A3 28 27 – 20 19 (3) – 15 I ADC0 アナログ入力 3
A4 26 25 25 18 17 1 13 I ADC0 アナログ入力 4
A5 25 24 24 17 – – – I ADC0 アナログ入力 5
A6 24 23 23 16 16 16 12 I ADC0 アナログ入力 6
A7 22 21 21 14 14 14 10 I ADC0 アナログ入力 7
A8 20 19 18 12 12 13 – I ADC0 アナログ入力 8
A9 19 18 17 11 – 12 – I ADC0 アナログ入力 9
BSL BSL_invoke 22 21 21 14 14 14 10 I ブートローダの呼び出しに使用する入力ピン
BSL (I2C) BSLSCL 2 5 5 1 5 5 4 I/O デフォルトの I2C BSL クロック
BSLSDA 1 4 4 24 4 4 3 I/O デフォルトの I2C BSL データ
BSL (UART) BSLRX 26 25 25 18 17 1 13 I デフォルトの UART BSL 受信
BSLTX 27 26 26 19 18 2 14 O デフォルトの UART BSL 送信
クロック CLK_OUT 11
18
26		 17
25		 16
25		 18 17 1
11		 13 O 設定可能クロック出力
ROSC 6 9 9 5 8 8 7 I 発振器の精度向上のために使用する外付け抵抗
コンパレータ COMP0_IN0- 31 2 2 – 2 – – I コンパレータ 0 反転入力 0
COMP0_IN0+ 30 1 1 22 1 – 1 I コンパレータ 0 非反転入力 0
COMP0_IN1- 27 26 26 19 18 2 14 I コンパレータ 0 反転入力 1
COMP0_IN1+ 24 23 23 16 16 16 12 I コンパレータ 0 非反転入力 1
COMP0_OUT 7
11
15
20		 10
16
19		 10
18		 6
12		 11
12		 13 – O コンパレータ 0 出力
デバッグ SWCLK 24 23 23 16 16 16 12 I シリアル・ワイヤ・デバッグ入力クロック
SWDIO 23 22 22 15 15 15 11 I/O シリアル・ワイヤ・デバッグ・データ入力 / 出力
汎用アンプ GPAMP_IN+ 30 1 1 22 1 – 1 I GPAMP 非反転端子入力
GPAMP_OUT 26 25 25 18 17 1 13 O GPAMP 出力
GPAMP_IN- 22 21 21 14 14 14 10 I GPAMP 反転端子入力
GPIO PA0 1 4 4 24 4 4 3 I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA1 2 5 5 1 5 5 4 I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA2 6 9 9 5 8 8 7 I/O 汎用デジタル I/O
PA3 7 10 10 6 – – – I/O 汎用デジタル I/O
PA4 8 11 11 7 9 – – I/O 汎用デジタル I/O
PA5 9 12 12 – – 9 – I/O 汎用デジタル I/O
PA6 10 13 13 – 10 10 8 I/O 汎用デジタル I/O
PA7 11 – – – – – – I/O 汎用デジタル I/O
PA8 12 – – – – – – I/O 汎用デジタル I/O
PA9 13 14 14 8 – – – I/O 汎用デジタル I/O
PA10 14 15 – 9 – 11 – I/O 汎用デジタル I/O
PA11 15 16 – 10 11 – – I/O 汎用デジタル I/O
PA12 16 – – – – – – I/O 汎用デジタル I/O
PA13 17 – 15 – – – – I/O 汎用デジタル I/O
PA14 18 17 16 – – 11 – I/O 汎用デジタル I/O
PA15 19 18 17 11 – 12 – I/O 汎用デジタル I/O
PA16 20 19 18 12 12 13 – I/O 汎用デジタル I/O
PA17 21 20 19 13 13 (3) 14 9 I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA18 22 21 21 14 14 14 10 I/O SHUTDOWN からのウェークアップ機能を備えた汎用デジタル I/O
PA19 23 22 22 15 15 15 11 I/O 汎用デジタル I/O
PA20 24 23 23 16 16 16 12 I/O 汎用デジタル I/O
PA21 25 24 24 17 – – – I/O 汎用デジタル I/O
PA22 26 25 25 18 17 1 13 I/O 汎用デジタル I/O
PA23 27 26 26 19 18 2 14 I/O 汎用デジタル I/O
PA24 28 27 – 20 19 (3) – 15 I/O 汎用デジタル I/O
PA25 29 28 28 21 20 2 16 I/O 汎用デジタル I/O
PA26 30 1 1 22 1 – 1 I/O 汎用デジタル I/O
PA27 31 2 2 – 2 – – I/O 汎用デジタル I/O
I2C I2C0_SCL 2
15		 5
16		 5 1
10		 5
11		 5 4 I/O I2C0 シリアル・クロック
I2C0_SDA 1
14		 4
15		 4 24
9		 4 4
11		 3 I/O I2C0 シリアル・データ
I2C1_SCL 19
21
24		 18
20
23		 17
19
23		 11
13
16		 13 (3)
16		 12
16		 9
12		 I/O I2C1 シリアル・クロック
I2C1_SDA 20
22
23		 19
21
22		 18
21
22		 12
14
15		 12
14
15		 13
14
15		 10
11		 I/O I2C1 シリアル・データ
チョッパ安定化オペアンプ (ゼロドリフト・オペアンプ) OPA0_IN0+ 29 28 28 21 20 2 16 I OPA0 非反転端子入力 0
OPA0_IN0- 28 27 27 20 19 – 15 I OPA0 反転端子入力 0
OPA0_IN1- 28 27 – 20 19 (3) – 15 I OPA0 反転端子入力 1
OPA0_OUT 26 25 25 18 17 1 13 O OPA0 出力
OPA1_IN0+ 22 21 21 14 14 14 10 I OPA1 非反転端子入力 0
OPA1_IN0- 21 20 20 13 13 14 9 I OPA1 反転端子入力 0
OPA1_IN1- 21 20 19 13 13 (3) – 9 I OPA1 反転端子入力 1
OPA1_OUT 20 19 18 12 12 13 – O OPA1 出力
電源 VSS 5 8 8 4 7 7 6 P グランド電源
VDD 4 7 7 3 6 6 5 P 電源
VCORE 32 3 3 23 3 3 2 P 安定化コア電源出力
QFN パッド パッド – – パッド – パッド – P QFN パッケージの露出サーマル・パッド。VSS に接続することを推奨します。
SPI SPI0_CS0 6
12		 9 9 5 8 8 7 I/O SPI0 チップ・セレクト 0
SPI0_CS1 1
7
21		 4
10
20		 4
10
19		 6
13
24		 4
13 (3)		 4 3
9		 I/O SPI0 チップ・セレクト 1
SPI0_CS2 19
28		 18
27		 17 11
20		 19 (3) 12 15 I/O SPI0 チップ・セレクト 2
SPI0_CS3 27
31		 2
26		 2
26		 19 2
18		 2 14 I/O SPI0 チップ・セレクト 3
SPI0_SCK 10
15
21		 13
16
20		 13
19		 10
13		 10
11
13(3)		 10 8
9		 I/O SPI0 クロック信号入力 – SPI ペリフェラル・モード
クロック信号出力 – SPI コントローラ・モード
SPI0_POCI 8
14
20
23
30		 1
11
15
19
22		 1
11
18
22		 7
9
12
15
22		 1
9
12
15		 11
13
15		 1
11		 I/O SPI0 コントローラ入力 / ペリフェラル出力
SPI0_PICO 9
13
22
29		 12
14
21
28		 12
14
21
28		 8
14
21		 14
20		 2
9
14		 10
16		 I/O SPI0 コントローラ出力 / ペリフェラル入力
システム NRST 3 6 6 2 5 5 4 I リセット入力 (アクティブ Low)
タイマ TIMG0_C0 9
16
20
27		 12
19
26		 12
18
26		 12
19		 12
18		 2
9
13		 14 I/O 汎用タイマ 0 CCR0 キャプチャ入力 / 比較出力
TIMG0_C1 10
17
28		 13
27		 13
15		 20 10
19(3)		 10 8
15		 I/O 汎用タイマ 0 CCR1 キャプチャ入力 / 比較出力
TIMG1_C0 1
11
18
30		 1
4
17		 1
4
16		 22
24		 1
4		 4
11		 1
3		 I/O 汎用タイマ 1 CCR0 キャプチャ入力 / 比較出力
TIMG1_C1 2
6
31		 2
5
9		 2
5
9		 1
5		 2
5
8		 5
8		 4
7		 I/O 汎用タイマ 1 CCR1 キャプチャ入力 / 比較出力
TIMG2_C0 7
12
25		 10
24		 10
24		 6
17		 – – – I/O 汎用タイマ 2 CCR0 キャプチャ入力 / 比較出力
TIMG2_C1 8
13
26		 11
14
25		 11
14
25		 7
8
18		 9
17		 1 13 I/O 汎用タイマ 2 CCR1 キャプチャ入力 / 比較出力
TIMG4_C0 14
21
24		 15
20
23		 19
23		 9
13
16		 13 (3)
16		 11
16		 9
12		 I/O 汎用タイマ 4 CCR0 キャプチャ入力 / 比較出力
TIMG4_C1 15
19
22
29		 16
18
21
28		 17
21
28		 10
11
14
21		 11
14
20		 2
12
14		 10
16		 I/O 汎用タイマ 4 CCR1 キャプチャ入力 / 比較出力
UART UART0_TX 12
21
25
27
29		 20
24
26
28		 19
24
26
28		 13
17
19
21		 13 (3)
18
20		 2 9
14
16		 O UART0 送信データ
UART0_RX 13
22
26
30		 1
14
21
25		 1
14
21
25		 8
14
18
22		 1
14
17		 1
14		 1
10
13		 I UART0 受信データ
UART0_CTS 16
25
27		 24
26		 24
26		 17
19		 18 2 14 I UART0「送信可」フロー制御入力
UART0_RTS 17
26
28		 25
27		 15
25		 18
20		 17
19 (3)		 1 13
15		 O UART0「送信要求」フロー制御出力
UART1_TX 1
14
18
27		 4
15
17
26		 4
16
26		 9
19
24		 4
18		 2
4
11		 3
14		 O UART1 送信データ
UART1_RX 2
15
17
26		 5
16
25		 5
15
25		 1
10
18		 5
11
17		 1
5		 4
13		 I UART1 受信データ
UART1_CTS 7
13
18		 10
14
17		 10
14
16		 6
8		 – 11 – I UART1「送信可」フロー制御入力
UART1_RTS 8
12
19		 11
18		 11
17		 7
11		 9 12 – O UART1「送信要求」フロー制御出力
リファレンス電圧 (5) VREF+ 27 26 26 19 18 2 14 I リファレンス電圧電源 - 外部リファレンス電圧入力
VREF- 25 24 24 17 – – – I リファレンス電圧グランド電源 - 外部リファレンス電圧入力
(1) – = 使用不可
(2) I = 入力、O = 出力、I/O = 入出力、P = 電源
(3) MSPM0L130x のみ
(4) MSPM0L134x のみ
(5) VREF+ と VREF- を使用して ADC などのアナログ・ペリフェラル用の外部電圧リファレンスを取り込む場合、デカップリング・コンデンサを VREF+ から VREF- / GND に、外部リファレンス・ソースに基づく容量で配置する必要があります。