JAJSPZ3D October   2022  – January 2024 MSPM0L1303 , MSPM0L1304 , MSPM0L1305 , MSPM0L1306 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN/SLEEP モード
      2. 7.5.2 STOP/STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 POR と BOR
      2. 7.6.2 電源ランプ
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 低周波数発振器 (LFOSC)
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 COMP
      1. 7.15.1 コンパレータの電気的特性
    16. 7.16 GPAMP
      1. 7.16.1 電気的特性
      2. 7.16.2 スイッチング特性
    17. 7.17 OPA
      1. 7.17.1 電気的特性
      2. 7.17.2 スイッチング特性
      3. 7.17.3 PGA モード
    18. 7.18 I2C
      1. 7.18.1 I2C の特性
      2. 7.18.2 I2C フィルタ
      3. 7.18.3 I2C のタイミング図
    19. 7.19 SPI
      1. 7.19.1 SPI
      2. 7.19.2 SPI タイミング図
    20. 7.20 UART
    21. 7.21 TIMx
    22. 7.22 エミュレーションおよびデバッグ
      1. 7.22.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能
    3. 8.3  パワー マネージメント ユニット (PMU)
    4. 8.4  クロック・モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ・メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 COMP
    16. 8.16 CRC
    17. 8.17 GPAMP
    18. 8.18 OPA
    19. 8.19 I2C
    20. 8.20 SPI
    21. 8.21 UART
    22. 8.22 WWDT
    23. 8.23 タイマ (TIMx)
    24. 8.24 デバイスのアナログ接続
    25. 8.25 入力 / 出力の回路図
    26. 8.26 シリアル・ワイヤ・デバッグ・インターフェイス
    27. 8.27 ブートストラップ・ローダ (BSL)
    28. 8.28 デバイス・ファクトリ定数
    29. 8.29 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス命名規則
    2. 10.2 ツールとソフトウェア
    3. 10.3 ドキュメントのサポート
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DGS|28
サーマルパッド・メカニカル・データ
発注情報

7.12.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は 25℃で測定されており、すべての精度パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。
パラメータ テスト条件 最小値 標準値 最大値 単位
Vin(ADC) アナログ入力電圧範囲(1) すべての ADC アナログ入力ピンに適用されます 0 VDD V
VR+ 正の ADC リファレンス電圧 VDD から供給される VR+ VDD V
外部リファレンス電圧ピン (VREF+) から供給される VR+ 1.4 VDD V
内部リファレンス電圧 (VREF) から供給される VR+ VREF V
VR- 負の ADC リファレンス電圧 0 V
FS ADC サンプリング周波数 RES = 0x0 (12 ビット モード)、外部リファレンス電圧 1.68 Msps
I(ADC)(2) VDD 端子に流れ込む
動作電源電流		 FS = 1MSPS、内部リファレンス電圧はオフ、VR+ = VDD 454 600 μA
FS = 200ksps、内部リファレンス電圧はオン、VR+ = VREF = 2.5V 300 435
CS/H ADC サンプル ホールド容量 3.3 7 pF
Rin ADC サンプリング スイッチ抵抗 0.5 1 kΩ
ENOB 有効ビット数 内部リファレンス電圧、VR+ = VREF = 2.5V、Fin = 10kHz 10 10.2 ビット
外部リファレンス電圧、Fin = 10kHz (3) 11 11.1
SNR 信号対雑音比 外部リファレンス電圧 (3) 68 71 dB
内部リファレンス電圧、VR+ = VREF = 2.5V 63 65
PSRRDC 電源除去比、DC 外部リファレンス電圧 (3)、VDD = VDD(min)～VDD(max) 63 68 dB
VDD = VDD(min)～VDD(max)
内部リファレンス電圧、VR+ = VREF = 2.5V		 49 55
PSRRAC 電源除去比、AC 外部リファレンス電圧 (3)、ΔVDD = 0.1V (1kHz 時) 61 dB
ΔVDD = 0.1V (1kHz 時)
内部リファレンス電圧、VR+ = VREF = 2.5V		 49
Twakeup ADC ウェークアップ時間 内部リファレンス電圧はオンであると仮定 1 µs
VSupplyMon 電源モニタ分圧器 (VDD/3) の精度 ADC の入力チャネル：電源モニタ(4) -1.5 +1.5 %
ISupplyMon 電源モニタ分圧器の消費電流 ADC の入力チャネル：電源モニタ 10 μA
(1) 有効な変換結果を得るには、選択された ADC リファレンス電圧の範囲内 (VR+～VR-) にアナログ入力電圧範囲が含まれている必要があります。
(2) 内部リファレンス電圧 (VREF) の消費電流は、消費電流パラメータ (I(ADC)) には含まれません。
(3) 外部リファレンス電圧のすべての仕様は、VR+ = VREF+ = VDD = 3.3V かつ VR- = VREF- = VSS = 0V の条件で、VREF+ ピンの外部容量 1uF として測定されたものです。
(4) アナログ電源モニタ。チャネル 15 のアナログ入力は切り離されており、分圧器 (VDD/3) と内部的に接続されています。