JAJSQO4A September   2000  – September 2023 OPA177

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4Revision History
  6. 5Pin Configuration and Functions
  7. 6Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  8. 7Application and Implementation
    1. 7.1 Application Information
      1. 7.1.1 Offset Voltage Adjustment
      2. 7.1.2 Input Protection
      3. 7.1.3 Noise Performance
      4. 7.1.4 Input Bias Current Cancellation
    2. 7.2 Typical Application
  9. 8Device and Documentation Support
    1. 8.1 デバイスのサポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 PSpice® for TI
        2. 8.1.1.2 TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
        3. 8.1.1.3 DIP アダプタ評価基板
        4. 8.1.1.4 DIYAMP-EVM
        5. 8.1.1.5 TI のリファレンス・デザイン
        6. 8.1.1.6 フィルタ設計ツール
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|8
  • P|8
サーマルパッド・メカニカル・データ
発注情報

7.2 Typical Application

GUID-20211112-SS0I-PJ3K-VFXV-XWKJG0L4KT5K-low.png
Trim range is approximately ±3.0 mV.
Figure 7-1 Optional Offset Nulling Circuit
GUID-20211112-SS0I-7NHH-HT3X-QV78VL5WXPJ3-low.png
Conventional op amp with external bias current cancellation resistor.
Figure 7-2 Input Bias Current Cancellation With Conventional Op Amp
GUID-20211112-SS0I-DNCV-LMXT-X3NSVBW58JLM-low.png
OPA177 with no external bias current cancellation resistor.
Figure 7-3 Input Bias Current Cancellation With OPA177