JAJSHP2 データシート | TI.com

JAJSHP2D December 2015 – August 2021 OPA191 , OPA2191 , OPA4191

PRODUCTION DATA

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

D|8
- MSOI002K
DGK|8
- MPDS028E
DBV|5
- MPDS018T

サーマルパッド・メカニカル・データ

発注情報

6.9 代表的特性

T_A = 25℃、V_S = ±18V、V_CM = V_S/2、R_L = 10kΩ を V_S/2 に接続、C_L = 100pF (特に記述のない限り)

表 6-1 グラフ一覧

説明	図
オフセット電圧の製品分布	図 6-1、図 6-2、図 6-3、図 6-4、図 6-5、図 6-6
オフセット電圧ドリフトの分布	図 6-7、図 6-8
オフセット電圧と温度との関係	図 6-9、図 6-10
オフセット電圧と同相電圧との関係	図 6-11、図 6-12
オフセット電圧と電源電圧との関係	図 6-13
開ループのゲインおよび位相と周波数との関係	図 6-14
閉ループのゲインおよび位相と周波数との関係	図 6-15
入力バイアス電流と同相電圧との関係	図 6-16
入力バイアス電流と温度との関係	図 6-17
出力電圧スイングと出力電流との関係 (最大供給能力)	図 6-18、図 6-19
CMRR および PSRR と周波数との関係	図 6-20
CMRR と温度との関係	図 6-21
PSRR と温度との関係	図 6-22
0.1Hz～10Hz のノイズ	図 6-23
入力電圧ノイズのスペクトル密度と周波数との関係	図 6-24
THD+N 比と周波数との関係	図 6-25
THD+N と出力振幅との関係	図 6-26
静止電流と電源電圧との関係	図 6-27
静止電流対温度	図 6-28
開ループのゲインと温度との関係	図 6-29、図 6-30
開ループの出力インピーダンスと周波数との関係	図 6-31
小信号オーバーシュートと容量性負荷との関係 (出力ステップ 100mV)	図 6-32、図 6-33
位相反転なし	図 6-34
過負荷からの回復	図 6-35
小信号ステップ応答 (100mV)	図 6-36、図 6-37
大信号ステップ応答	図 6-38、図 6-39
セトリング・タイム	図 6-40、図 6-41、図 6-42、図 6-43
短絡電流と温度との関係	図 6-44
最大出力電圧と周波数との関係	図 6-45
伝搬遅延の立ち上がりエッジ	図 6-46
伝搬遅延の立ち下がりエッジ	図 6-47

T_A = 25℃

図 6-1 オフセット電圧の製品分布

T_A = 85℃

図 6-3 オフセット電圧の製品分布

T_A = -25℃

図 6-5 オフセット電圧の製品分布

T_A = -40℃～+125℃、SOIC パッケージ

図 6-7 オフセット電圧ドリフトの分布

統計的分布

図 6-9 オフセット電圧と温度との関係

図 6-11 オフセット電圧と同相電圧との関係

30 個の代表的なユニット

図 6-13 オフセット電圧と電源電圧との関係

図 6-15 閉ループのゲインと周波数との関係

図 6-17 入力バイアス電流と温度との関係

シンク

図 6-19 出力電圧スイングと
出力電流との関係

図 6-21 CMRR と温度との関係

図 6-23 0.1Hz～10Hz のノイズ

図 6-25 THD+N と周波数との関係

図 6-27 静止電流と電源電圧との関係

R_L = 10kΩ

図 6-29 開ループのゲインと温度との関係

図 6-31 開ループの出力インピーダンスと
周波数との関係

G = -1、100mV の出力ステップ

図 6-33 小信号オーバーシュートと
容量性負荷との関係

V_S = ±18V、G = -10V/V

図 6-35 過負荷からの回復

G = -1、R_L = 1kΩ、C_L = 10pF

図 6-37 小信号ステップ応答

G = -1、R_L = 1kΩ、C_L = 10pF

図 6-39 大信号ステップ応答

ゲイン = 1、2V ステップ、立ち下がり、t = 0μs でステップを印加

図 6-41 0.01% までのセトリング・タイム

ゲイン = 1、5V ステップ、立ち下がり、t = 0μs でステップを印加

図 6-43 0.01% までのセトリング・タイム

図 6-45 最大出力電圧と周波数との関係

図 6-47 伝搬遅延の立ち下がりエッジ

T_A = 125℃

図 6-2 オフセット電圧の製品分布

T_A = 0℃

図 6-4 オフセット電圧の製品分布

T_A = -40℃

図 6-6 オフセット電圧の製品分布

T_A = 0℃～85℃、SOIC パッケージ

図 6-8 オフセット電圧ドリフトの分布

4 個の代表的なユニット

図 6-10 オフセット電圧と温度との関係

図 6-12 オフセット電圧と同相電圧との関係 (遷移領域)

図 6-14 開ループのゲインおよび位相と
周波数との関係

図 6-16 入力バイアス電流と
同相電圧との関係

ソース

図 6-18 出力電圧スイングと
出力電流との関係

図 6-20 CMRR および PSRR と周波数との関係

図 6-22 PSRR と温度との関係

図 6-24 入力電圧ノイズのスペクトル密度と周波数との関係

図 6-26 THD+N と出力振幅との関係

図 6-28 静止電流と温度との関係

R_L = 2kΩ

図 6-30 開ループのゲインと温度との関係

G = 1、100mV の出力ステップ

図 6-32 小信号オーバーシュートと容量性負荷との関係
(出力ステップ 100mV)

図 6-34 位相反転なし

G = 1、C_L = 10pF

図 6-36 小信号ステップ応答

G = 1、C_L = 10pF

図 6-38 大信号ステップ応答

ゲイン = 1、2V ステップ、立ち上がり、t = 0μs でステップを印加

図 6-40 0.01% までのセトリング・タイム

ゲイン = 1、5V ステップ、立ち上がり、t = 0μs でステップを印加

図 6-42 0.01% までのセトリング・タイム

図 6-44 短絡電流と温度との関係

図 6-46 伝搬遅延の立ち上がりエッジ