JAJSID3E November   2019  – August 2022 OPA182 , OPA2182 , OPA4182

PRODMIX  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報：OPA182
    5. 7.5 熱に関する情報：OPA2182
    6. 7.6 熱に関する情報：OPA4182
    7. 7.7 電気的特性
    8. 7.8 代表的特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 位相反転保護
      2. 8.3.2 入力バイアス電流クロック・フィードスルー
      3. 8.3.3 EMI 除去
      4. 8.3.4 電気的オーバーストレス
      5. 8.3.5 MUX 対応入力
    4. 8.4 デバイスの機能モード
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 歪みゲージのアナログ線形化
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 ロゴスキー・コイル積分器
      3. 9.2.3 システム例
        1. 9.2.3.1 24 ビット、デルタ・シグマ、差動ロード・セルまたは歪みゲージ・センサの信号コンディショニング
      4. 9.2.4 プログラマブル電源
      5. 9.2.5 RTD アンプ、線形化機能付き
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 PSpice® for TI
        2. 10.1.1.2 TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
        3. 10.1.1.3 TI のリファレンス・デザイン
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 Receiving Notification of Documentation Updates
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 Electrostatic Discharge Caution
    7. 10.7 Glossary
  11. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.2.3.1 24 ビット、デルタ・シグマ、差動ロード・セルまたは歪みゲージ・センサの信号コンディショニング

OPA2182 は、ADS1225 とあわせて、24 ビットの差動ロード・セルまたは歪みゲージ・センサの信号コンディショニング・システムで使用されます。OPA2182 アンプは、2 個の計測アンプ (IA) で構成されており、帯域制限によりノイズを低減し、大きな容量性負荷の駆動を可能にします。ロード・セルには、5V の励起電圧 (VEX) から電力が供給され、作用する力に比例する差動電圧が得られます。差動電圧 は非常に小さく、両方の出力が VEX / 2 にバイアスされています。

この例では、優れた入力オフセット電圧 (0.45μV) と入力オフセット電圧ドリフト (0.003μV/℃)、低い広帯域ノイズ (5.7nV/√Hz)、ゼロフリッカー・ノイズ、優れた直線性、高い入力インピーダンスにより、OPA2182 を採用しています。アンプ 2 個の IA 構成により、DC バイアスを除去し、目的の差動信号を増幅し、24ビットのデルタ・シグマ ADS1225 A/D コンバータ (ADC) を駆動してアクイジションと変換を行います。ADS1225 は、100SPS のデータ・レート、シングル・サイクル・セトリング、および専用のスタート・ピン付きのシンプルな変換制御機能を備えています。

GUID-20211217-SS0I-M7RD-HBTW-9X8PVP4KK53F-low.gif 図 9-7 24 ビット差動ロード・セルまたは歪みゲージ・センサの信号コンディショニング回路図