• Menu
  • Product
  • Email
  • PDF
  • Order now

  • OPA3S328 スイッチ内蔵、40MHz、デュアル、高精度、低ノイズ、低入力バイアス電流 CMOS オペアンプ

    • JAJSJU5D October   2020  – December 2023 OPA3S328

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • OPA3S328 スイッチ内蔵、40MHz、デュアル、高精度、低ノイズ、低入力バイアス電流 CMOS オペアンプ
  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 Timing Diagram
    7. 5.7 Typical Characteristics
  7. 6 Parameter Measurement Information
    1. 6.1 Switch Characterization Configurations
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Low Operating Voltage
      2. 7.3.2 Input and ESD Protection
      3. 7.3.3 Programmable Switches
      4. 7.3.4 Rail-to-Rail Input
      5. 7.3.5 Phase Reversal
    4. 7.4 Device Functional Modes
      1. 7.4.1 Power-Down Mode
  9. 8 Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1 Capacitive Load and Stability
      2. 8.1.2 EMI Susceptibility and Input Filtering
      3. 8.1.3 Transimpedance Amplifier
        1. 8.1.3.1 Optimizing the Transimpedance Circuit
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
      3. 8.2.3 Application Curve
    3. 8.3 Power Supply Recommendations
    4. 8.4 Layout
      1. 8.4.1 Layout Guidelines
      2. 8.4.2 Layout Example
  10. 9 Device and Documentation Support
    1. 9.1 Device Support
      1. 9.1.1 Development Support
        1. 9.1.1.1 PSpice® for TI
        2. 9.1.1.2 TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
        3. 9.1.1.3 TI のリファレンス・デザイン
        4. 9.1.1.4 フィルタ設計ツール
    2. 9.2 Documentation Support
      1. 9.2.1 Related Documentation
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 Trademarks
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information
  13. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • RGR|20
    • MPQF239A
  • YBJ|24
    • MXBG459
サーマルパッド・メカニカル・データ
  • RGR|20
    • QFND242E
発注情報
  • jajsju5d_oa
  • jajsju5d_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

OPA3S328 スイッチ内蔵、40MHz、デュアル、高精度、低ノイズ、低入力バイアス電流 CMOS オペアンプ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • トランスインピーダンス・アプリケーション向けのスイッチ内蔵、高精度オペアンプ
  • 広い帯域幅：40MHz
  • 低いオフセット電圧：60μV (最大値)
  • 非常に小さいオフセット・ドリフト：1μV/℃ (最大値)
  • 低い入力バイアス電流：0.2pA
  • レール・ツー・レール入出力
  • ゼロクロスオーバー入力段
  • 低い電圧ノイズ：10 kHz 時に 6.1nV/√Hz
  • 低い電流ノイズ：10 kHz 時に 0.125pA/√Hz
  • 低リークのスイッチ：10pA
  • スルーレート：30V/µs
  • 静止電流：チャネルごとに 3.8mA
  • シャットダウン・モード時の電流：30µA
  • シャットダウン・モード時の出力インピーダンス：100GΩ
  • 単一電源電圧範囲：2.2V～5.5V
  • ユニティ・ゲイン安定
  • 小型パッケージ：
    • 20 リード、 3.5mm × 3.5mm VQFN
    • 2.0mm x 2.0mm DSBGA

2 アプリケーション

  • 光伝送の DC (データ・センター) 相互接続
  • 光学モジュール
  • 光ネットワーク端末装置 (ONT)
  • スモール・セル基地局
  • デジタル・マルチメータ (DMM)
  • データ・アクイジション (DAQ)

3 概要

OPA3S328 は、高精度の低電圧 CMOS オペアンプであり、フレキシビリティの高いトランスインインピーダンス アプリケーション向けに最適化したスイッチを内蔵しています。入力バイアス電流が小さく入力容量も小さいため、低い光電流 (1nA 未満) で高周波数のトランスインピーダンス ゲインを実現できます。OPA3S328 の内蔵スイッチ、低オフセット、およびレール ツー レール出力性能によって、高い電流値精度を数十年にわたって維持します。小型パッケージでスイッチを内蔵していることにより、トランスインピーダンス ゲインが選択可能であり、スペースに制約のあるアプリケーションのサイズを低減できます。

OPA3S328 はゼロクロスオーバー入力テクノロジーを採用しており、オフセット偏差なしに、入力同相範囲が電源電圧範囲全体に及ぶというフレキシビリティがあります。このデバイスはイネーブル ディセーブル機能を備えており、テストおよび測定における携帯用アプリケーションやハンドヘルド アプリケーションに使用できます。ディセーブル時には OPA3S328 の出力インピーダンスは 100GΩ (標準値) になり、複数のトランスインピーダンス チャネルを使用するワイヤード OR アプリケーションが可能です。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2)
OPA3S328 RGR (VQFN、20) 3.5mm × 3.5mm
YBJ (DSBGA、24) 2mm × 2mm
(1) 詳細については、セクション 11 を参照してください。
(2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
GUID-20201002-CA0I-X6DQ-85Q2-DXWFZ29LVFPB-low.png機能ブロック図
GUID-20210823-SS0I-KHJG-93QB-G9JLSWMBJFXS-low.svgオフセット電圧と入力同相電圧との関係

4 Pin Configuration and Functions

GUID-20210917-CA0I-D39F-7FL3-7WJBGHPZM24F-low.svgFigure 4-1 RGR Package, 20-Pin VQFN (Top View)
GUID-20210914-CA0I-K7TF-DQX5-D3WQVKSHT6VF-low.svgFigure 4-2 YBJ Package, 24-Pin DSBGA (Top View)
Table 4-1 Pin Functions
PIN TYPE DESCRIPTION
NAME NO.
RGR (VQFN) YBJ (DSBGA)
DNC — B4, C4, D4 — Do not connect
GND 3 C5 Ground Digital ground pin
–INA 18 A1 Input Negative (inverting) input for amplifier A
–INB 8 E1 Input Negative (inverting) input for amplifier B
+INA 17 A3 Input Positive (noninverting) input for amplifier A
+INB 9 E3 Input Positive (noninverting) input for amplifier B
INSA 16 B2 Input/Output Switch A1, A2, A3 input
INSB 10 D2 Input/Output Switch B1, B2, B3 input
OUTA 19 A2 Output Output of amplifier A
OUTB 7 E2 Output Output of amplifier B
OUTSA1 14 C1 Input/Output Switch A1 output
OUTSA2 15 B1 Input/Output Switch A2 output
OUTSA3 — B3 Input/Output Switch A3 output
OUTSB1 13 C2 Input/Output Switch B1 output
OUTSB2 12 D1 Input/Output Switch B2 output
OUTSB3 11 D3 Input/Output Switch B3 output
SELA0 2 B5 Input Input select for switch matrix A
SELA1 1 A4 Input Input select for switch matrix A
SELB0 4 D5 Input Input select for switch matrix B
SELB1 5 E4 Input Input select for switch matrix B
V– 6 E5 Power Negative (lowest) power supply
V+ 20 A5 Power Positive (highest) power supply
Thermal Pad Thermal Pad — — Exposed thermal pad. Connect to V–
Table 4-2 Select Pin Decoder
SELA1 SELA0 SELB1 SELB0 SHUTDOWN STATUS SWITCH CONFIGURATION
SWITCH A1 STATUS SWITCH A2 STATUS SWITCH A3(1) STATUS SWITCH B1 STATUS SWITCH B2 STATUS SWITCH B3 STATUS
LOW LOW — — Amplifier A enabled CLOSED OPEN OPEN — — —
LOW HIGH — — Amplifier A enabled OPEN CLOSED OPEN — — —
HIGH LOW — — Amplifier A enabled OPEN OPEN CLOSED — — —
HIGH HIGH — — In special mode, the SELB0 and SELB1 decoding scheme shown here is ignored, and instead, Table 4-3 applies. — — —
— — LOW LOW Amplifier B enabled — — — CLOSED OPEN OPEN
— — LOW HIGH Amplifier B enabled — — — OPEN CLOSED OPEN
— — HIGH LOW Amplifier B enabled — — — OPEN OPEN CLOSED
— — HIGH HIGH Amplifier B enabled — — — OPEN OPEN OPEN
(1) Switch A3 is available in the YBJ (DSBGA-24) package option only.
Table 4-3 Select Pin Decoder in Special Mode: SELA0 = SELA1 = HIGH
SELA1 SELA0 SELB1 SELB0 SHUTDOWN STATUS SWITCH CONFIGURATION
SWITCH A1 STATUS SWITCH A2 STATUS SWITCH A3(1) STATUS SWITCH B1 STATUS SWITCH B2 STATUS SWITCH B3 STATUS
HIGH HIGH LOW LOW Amplifier A in power down and amplifier B enabled OPEN OPEN OPEN OPEN OPEN OPEN
HIGH HIGH LOW HIGH Amplifier A enabled and amplifier B in power down OPEN OPEN OPEN OPEN OPEN OPEN
HIGH HIGH HIGH LOW Both Amplifier A and amplifier B enabled OPEN OPEN OPEN OPEN OPEN OPEN
HIGH HIGH HIGH HIGH Both Amplifier A and amplifier B in power down OPEN OPEN OPEN OPEN OPEN OPEN
(1) Switch A3 is available in the YBJ (DSBGA-24) package option only.

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale