JAJSFX4D June   2011  – August 2020 OPA171-Q1 , OPA2171-Q1 , OPA4171-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. ピン構成および機能
    1.     ピンの機能:OPA171-Q1、OPA2171-Q1
    2.     ピンの機能:OPA4171-Q1
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報 - OPA171-Q1 および OPA2171-Q1
    5. 6.5 熱に関する情報 — OPA4171-Q1
    6. 6.6 電気的特性
    7. 6.7 代表的特性
      1. 6.7.1 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 動作特性
      2. 7.3.2 位相反転保護
      3. 7.3.3 容量性負荷および安定度
    4. 7.4 デバイスの機能モード
      1. 7.4.1 同相電圧範囲
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 電気的オーバーストレス
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 絶縁抵抗の使用による容量性負荷駆動のソリューション
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
  10. 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 関連リンク
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 用語集
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

レイアウトのガイドライン

デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

  • ノイズが回路全体の電源ピンとオペアンプ自体を経由して、アナログ回路に伝播することがあります。バイパス コンデンサは、アナログ回路に対してローカルに低インピーダンスの電源を供給し、結合ノイズを低減するために使用されます。
    • 各電源ピンとグランドとの間に、低 ESR の 0.1μF セラミック バイパス コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、V+ からグランドに対して 1 つのバイパス コンデンサを接続します。
  • 回路のアナログ部とデジタル部を別々に接地することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、多層 PCB のうち 1 つ以上の層はグランド プレーン専用です。グランド プレーンは熱を分散させ、EMI ノイズを拾いにくくする役割を果たします。グランド電流の流れに注意して、デジタル グランドとアナログ グランドを物理的に確実に分離してください。
  • 寄生カップリングを低減するには、入力配線を電源配線や出力配線からできるだけ離して配置します。これらの配線を離して配置できない場合、影響を受けやすい配線をノイズの多い配線と平行にするのではなく、直角に交差させる方がはるかに良い結果が得られます。
  • 外付け部品は、可能な限りデバイスに近く配置します。図 10-1 に示すように、寄生容量を最小限に抑えるため、RF と RG は反転入力の近くに配置します。
  • 入力トレースは、できる限り短くします。入力トレースは、回路の最も影響を受ける部分であることに常に注意してください。
  • 重要なトレースの周囲に、駆動される低インピーダンスのガード リングを配置することを検討してください。ガード リングを使用すると、付近に存在する、さまざまな電位のトレースからのリーク電流を大幅に低減できます。