JAJSID3E
November 2019 – August 2022
OPA182
,
OPA2182
,
OPA4182
PRODMIX
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
デバイス比較表
6
ピン構成および機能
7
仕様
7.1
絶対最大定格
7.2
ESD 定格
7.3
推奨動作条件
7.4
熱に関する情報:OPA182
7.5
熱に関する情報:OPA2182
7.6
熱に関する情報:OPA4182
7.7
電気的特性
7.8
代表的特性
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
位相反転保護
8.3.2
入力バイアス電流クロック・フィードスルー
8.3.3
EMI 除去
8.3.4
電気的オーバーストレス
8.3.5
MUX 対応入力
8.4
デバイスの機能モード
9
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
歪みゲージのアナログ線形化
9.2.1.1
設計要件
9.2.1.2
詳細な設計手順
9.2.1.3
アプリケーション曲線
9.2.2
ロゴスキー・コイル積分器
9.2.3
システム例
9.2.3.1
24 ビット、デルタ・シグマ、差動ロード・セルまたは歪みゲージ・センサの信号コンディショニング
9.2.4
プログラマブル電源
9.2.5
RTD アンプ、線形化機能付き
9.3
電源に関する推奨事項
9.4
レイアウト
9.4.1
レイアウトのガイドライン
9.4.2
レイアウト例
10
デバイスおよびドキュメントのサポート
10.1
デバイスのサポート
10.1.1
開発サポート
10.1.1.1
PSpice® for TI
10.1.1.2
TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
10.1.1.3
TI のリファレンス・デザイン
10.2
ドキュメントのサポート
10.2.1
関連資料
10.3
Receiving Notification of Documentation Updates
10.4
サポート・リソース
10.5
商標
10.6
Electrostatic Discharge Caution
10.7
Glossary
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
D|14
MPDS177G
サーマルパッド・メカニカル・データ
発注情報
jajsid3e_oa
jajsid3e_pm
9.4.2
レイアウト例
図 9-10
差動アンプ構成のオペアンプ基板のレイアウト