JAJSHP2D December   2015  – August 2021 OPA191 , OPA2191 , OPA4191

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. ピン構成および機能
  6. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報:OPA191
    5. 6.5 熱に関する情報:OPA2191
    6. 6.6 熱に関する情報:OPA4191
    7. 6.7 電気的特性:VS = ±4V~±18V (VS = 8V~36V)
    8. 6.8 電気的特性:VS = ±2.25V~±4V (VS = 4.5V~8V)
    9. 6.9 代表的特性
  7. パラメータ測定情報
    1. 7.1 入力オフセット電圧ドリフト
  8. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 入力保護回路
      2. 8.3.2 EMI 除去
      3. 8.3.3 位相反転の防止
      4. 8.3.4 過熱保護動作
      5. 8.3.5 容量性負荷および安定度
      6. 8.3.6 同相電圧範囲
      7. 8.3.7 電気的オーバーストレス
      8. 8.3.8 過負荷からの回復
    4. 8.4 デバイスの機能モード
  9. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 ローサイド電流測定
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 16 ビット高精度多重化データ収集システム
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
      3. 9.2.3 スルーレート制限による入力保護
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイスのサポート
      1. 12.1.1 開発サポート
        1. 12.1.1.1 TINA-TI™ シミュレーション・ソフトウェア (無償ダウンロード)
        2. 12.1.1.2 TI Precision Designs
    2. 12.2 ドキュメントのサポート
      1. 12.2.1 関連資料
    3. 12.3 Receiving Notification of Documentation Updates
    4. 12.4 サポート・リソース
    5. 12.5 商標
    6. 12.6 Electrostatic Discharge Caution
    7. 12.7 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

レイアウトのガイドライン

デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

  • 各電源ピンとグランドとの間に、低 ESR の 0.1µF セラミック・バイパス・コンデンサを接続し、可能な限りデバイスの近くに配置します。シングル電源アプリケーションの場合は、V+ からグランドに対して 1 つのバイパス・コンデンサを接続します。
    • ノイズが回路全体の電源ピンとオペアンプ自体を経由して、アナログ回路に伝播することがあります。バイパス・コンデンサは、アナログ回路に対してローカルに低インピーダンスの電源を供給し、結合ノイズを低減するために使用されます。
  • グランド電流の流れに注意して、デジタル・グランドとアナログ・グランドが物理的に分離されていることを確認します。回路のアナログ部とデジタル部のグランド配線を分離することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、多層 PCB のうち 1 つ以上の層はグランド・プレーン専用です。グランド・プレーンは熱の分散に役立ち、EMI ノイズを拾いにくくなります。詳細については、『回路基板のレイアウト技法』を参照してください。
  • 寄生カップリングを低減するには、入力配線を電源配線や出力配線からできるだけ離して配置します。これらの配線を離しておけない場合、敏感な配線をノイズの多い配線と平行にするよりは、垂直に交差させる方がはるかに効果的です。
  • 外付け部品は、可能な限りデバイスに近く配置します。図 11-2 に示すように、寄生容量を最小限に抑えるため、RF と RG は反転入力の近くに配置します。
  • 入力配線はできる限り短くします。入力配線は回路の最も敏感な部分であることに常に注意してください。
  • 重要な配線の周囲に、駆動される低インピーダンスのガード・リングを配置することを検討します。ガード・リングを使用すると、付近に存在する、さまざまな電位の配線からのリーク電流を大幅に低減できます。
  • 最高の性能を得るために、基板組み立ての後で PCB をクリーニングします。
  • 高精度の集積回路では、プラスチック・パッケージへの水分の侵入により性能が変化する場合があります。PCB を水で洗浄した後で、PCB アセンブリをベーキングして、クリーニング中にデバイスのパッケージに取り込まれた水分を除去します。ほとんどの状況では、クリーニング後に 85℃で 30 分間の低温ベーキングを行えば十分です。