JAJSGX0I
February 2019 – August 2021
OPA2990
,
OPA4990
,
OPA990
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
ピン構成と機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
シングル・チャネルの熱に関する情報
6.5
デュアル・チャネルの熱に関する情報
6.6
クワッド・チャネルの熱に関する情報
6.7
電気的特性
6.8
代表的特性
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
入力保護回路
7.3.2
EMI 除去
7.3.3
過熱保護動作
7.3.4
容量性負荷および安定度
7.3.5
同相電圧範囲
7.3.6
位相反転の防止
7.3.7
電気的オーバーストレス
7.3.8
過負荷からの回復
7.3.9
代表的な仕様と分布
7.3.10
露出サーマル・パッド付きパッケージ
7.3.11
シャットダウン
7.4
デバイスの機能モード
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
高電圧のバッファ付きマルチプレクサ
8.2.2
スルーレート制限による入力保護
9
電源に関する推奨事項
10
レイアウト
10.1
レイアウトのガイドライン
10.2
レイアウト例
11
デバイスおよびドキュメントのサポート
11.1
デバイスのサポート
11.1.1
開発サポート
11.1.1.1
TINA-TI (無料のダウンロード・ソフトウェア)
11.2
ドキュメントのサポート
11.2.1
関連資料
11.3
Receiving Notification of Documentation Updates
11.4
サポート・リソース
11.5
商標
11.6
Electrostatic Discharge Caution
11.7
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RTE|16
MPQF149D
RUC|14
MPQF212D
PW|14
MPDS360A
D|14
MPDS177H
サーマルパッド・メカニカル・データ
RTE|16
QFND525B
RUC|14
QFND283A
発注情報
jajsgx0i_oa
jajsgx0i_pm
10.2
レイアウト例
図 10-1
回路図
図 10-2
非反転構成のオペアンプ基板のレイアウト
図 10-3
SC70 (DCK) パッケージのレイアウト例
図 10-4
VSSOP-8 (DGK) パッケージのレイアウト例
図 10-5
WSON-8 (DSG) パッケージのレイアウト例