JAJSSI0B December   2023  – July 2025 PCM3140-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性
    6. 6.6  タイミング要件：I2C インターフェイス
    7. 6.7  スイッチング特性：I2C インターフェイス
    8. 6.8  タイミング要件：SPI インターフェイス
    9. 6.9  スイッチング特性：SPI インターフェイス
    10. 6.10 タイミング要件：TDM、I2S または LJ インターフェイス
    11. 6.11 スイッチング特性：TDM、I2S または LJ インターフェイス
    12. 6.12 タイミング要件：PDM デジタル マイクロフォン インターフェイス
    13. 6.13 スイッチング特性：PDM デジタル マイクロフォン インターフェイス
    14. 6.14 タイミング図
    15. 6.15 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 シリアル インターフェイス
        1. 7.3.1.1 制御シリアル インターフェイス
        2. 7.3.1.2 オーディオ シリアル インターフェイス
          1. 7.3.1.2.1 時分割多重オーディオ (TDM) インターフェイス
          2. 7.3.1.2.2 I2S (Inter IC Sound) インターフェイス
          3. 7.3.1.2.3 左揃え (LJ) インターフェイス
        3. 7.3.1.3 共有バスで複数のデバイスを使用
      2. 7.3.2 フェーズ ロック ループ (PLL) とクロック生成
      3. 7.3.3 入力チャネルの構成
      4. 7.3.4 基準電圧
      5. 7.3.5 プログラム可能なマイクロフォン バイアス
      6. 7.3.6 シグナル チェーン処理
        1. 7.3.6.1 プログラム可能なチャネル ゲインおよびデジタル ボリューム制御
        2. 7.3.6.2 プログラム可能なチャネル ゲイン較正
        3. 7.3.6.3 プログラム可能なチャネル位相較正
        4. 7.3.6.4 プログラム可能なデジタル ハイパス フィルタ
        5. 7.3.6.5 プログラム可能なデジタル バイクワッド フィルタ
        6. 7.3.6.6 プログラム可能なチャネル サマーおよびデジタル ミキサ
        7. 7.3.6.7 構成可能なデジタル デシメーション フィルタ
          1. 7.3.6.7.1 線形位相フィルタ
            1. 7.3.6.7.1.1 サンプリング レート：8 kHz または 7.35 kHz
            2. 7.3.6.7.1.2 サンプリング レート：16 kHz または 14.7 kHz
            3. 7.3.6.7.1.3 サンプリング レート：24 kHz または 22.05 kHz
            4. 7.3.6.7.1.4 サンプリング レート：32 kHz または 29.4 kHz
            5. 7.3.6.7.1.5 サンプリング レート：48 kHz または 44.1 kHz
            6. 7.3.6.7.1.6 サンプリング レート：96 kHz または 88.2 kHz
            7. 7.3.6.7.1.7 サンプリング レート：192 kHz または 176.4 kHz
            8. 7.3.6.7.1.8 サンプリング レート：384 kHz または 352.8 kHz
            9. 7.3.6.7.1.9 サンプリング レート：768kHz または 705.6kHz
          2. 7.3.6.7.2 低レイテンシ フィルタ
            1. 7.3.6.7.2.1 サンプリング レート：16 kHz または 14.7 kHz
            2. 7.3.6.7.2.2 サンプリング レート：24 kHz または 22.05 kHz
            3. 7.3.6.7.2.3 サンプリング レート：32 kHz または 29.4 kHz
            4. 7.3.6.7.2.4 サンプリング レート：48 kHz または 44.1 kHz
            5. 7.3.6.7.2.5 サンプリング レート：96 kHz または 88.2 kHz
            6. 7.3.6.7.2.6 サンプリング レート：192kHz または 176.4kHz
          3. 7.3.6.7.3 超低レイテンシ フィルタ
            1. 7.3.6.7.3.1 サンプリング レート：16 kHz または 14.7 kHz
            2. 7.3.6.7.3.2 サンプリング レート：24 kHz または 22.05 kHz
            3. 7.3.6.7.3.3 サンプリング レート：32 kHz または 29.4 kHz
            4. 7.3.6.7.3.4 サンプリング レート：48 kHz または 44.1 kHz
            5. 7.3.6.7.3.5 サンプリング レート：96 kHz または 88.2 kHz
            6. 7.3.6.7.3.6 サンプリング レート：192kHz または 176.4kHz
            7. 7.3.6.7.3.7 サンプリング レート：384kHz または 352.8kHz
      7. 7.3.7 自動ゲイン コントローラ (AGC)
      8. 7.3.8 デジタル PDM マイクロフォン録音チャネル
      9. 7.3.9 割り込み、ステータス、およびデジタル I/O ピンの多重化
    4. 7.4 デバイスの機能モード
      1. 7.4.1 ハードウェア シャットダウン
      2. 7.4.2 スリープ モードまたはソフトウェア シャットダウン
      3. 7.4.3 アクティブ モード
      4. 7.4.4 ソフトウェア リセット
    5. 7.5 プログラミング
      1. 7.5.1 制御シリアル インターフェイス
        1. 7.5.1.1 I2C 制御インターフェイス
          1. 7.5.1.1.1 一般的な I2C の動作
          2. 7.5.1.1.2 I2C のシングル バイトおよびマルチ バイト転送
            1. 7.5.1.1.2.1 I2C のシングル バイト書き込み
            2. 7.5.1.1.2.2 I2C のマルチ バイト書き込み
            3. 7.5.1.1.2.3 I2C のシングル バイト読み出し
            4. 7.5.1.1.2.4 I2C のマルチ バイト読み出し
        2. 7.5.1.2 SPI 制御インターフェイス
  9. 8 レジスタ マップ
    1. 8.1 デバイス構成レジスタ
      1. 8.1.1 レジスタの説明
        1. 8.1.1.1  PAGE_CFG レジスタ (ページ=0x00、アドレス=0x00) [リセット=0h]
        2. 8.1.1.2  SW_RESET レジスタ (ページ=0x00、アドレス=0x01) [リセット=0h]
        3. 8.1.1.3  SLEEP_CFG レジスタ (ページ=0x00、アドレス=0x02) [リセット=0h]
        4. 8.1.1.4  SHDN_CFG レジスタ (ページ=0x00、アドレス=0x05) [リセット=5h]
        5. 8.1.1.5  ASI_CFG0 レジスタ (ページ=0x00、アドレス=0x07) [リセット=30h]
        6. 8.1.1.6  ASI_CFG1 レジスタ (ページ=0x00、アドレス=0x08) [リセット=0h]
        7. 8.1.1.7  ASI_CFG2 レジスタ (ページ=0x00、アドレス=0x09) [リセット=0h]
        8. 8.1.1.8  ASI_CH1 レジスタ (ページ=0x00、アドレス=0x0B) [リセット=0h]
        9. 8.1.1.9  ASI_CH2 レジスタ (ページ=0x00、アドレス=0x0C) [リセット=1h]
        10. 8.1.1.10 ASI_CH3 レジスタ (ページ=0x00、アドレス=0x0D) [リセット=2h]
        11. 8.1.1.11 ASI_CH4 レジスタ (ページ=0x00、アドレス=0x0E) [リセット=3h]
        12. 8.1.1.12 ASI_CH5 レジスタ (ページ=0x00、アドレス=0x0F) [リセット=4h]
        13. 8.1.1.13 ASI_CH6 レジスタ (ページ=0x00、アドレス=0x10) [リセット=5h]
        14. 8.1.1.14 ASI_CH7 レジスタ (ページ=0x00、アドレス=0x11) [リセット=6h]
        15. 8.1.1.15 ASI_CH8 レジスタ (ページ=0x00、アドレス=0x12) [リセット=7h]
        16. 8.1.1.16 MST_CFG0 レジスタ (ページ=0x00、アドレス=0x13) [リセット=2h]
        17. 8.1.1.17 MST_CFG1 レジスタ (ページ=0x00、アドレス=0x14) [リセット=48h]
        18. 8.1.1.18 ASI_STS レジスタ (ページ=0x00、アドレス=0x15) [リセット=FFh]
        19. 8.1.1.19 CLK_SRC レジスタ (ページ=0x00、アドレス=0x16) [リセット=10h]
        20. 8.1.1.20 PDMCLK_CFG レジスタ (ページ=0x00、アドレス=0x1F) [リセット=40h]
        21. 8.1.1.21 PDMIN_CFG レジスタ (ページ=0x00、アドレス=0x20) [リセット=0h]
        22. 8.1.1.22 GPIO_CFG0 レジスタ (ページ=0x00、アドレス=0x21) [リセット=22h]
        23. 8.1.1.23 GPO_CFG0 レジスタ (ページ=0x00、アドレス=0x22) [リセット=0h]
        24. 8.1.1.24 GPO_CFG1 レジスタ (ページ=0x00、アドレス=0x23) [リセット=0h]
        25. 8.1.1.25 GPO_CFG2 レジスタ (ページ=0x00、アドレス=0x24) [リセット=0h]
        26. 8.1.1.26 GPO_CFG3 レジスタ (ページ=0x00、アドレス=0x25) [リセット=0h]
        27. 8.1.1.27 GPO_VAL レジスタ (ページ=0x00、アドレス=0x29) [リセット=0h]
        28. 8.1.1.28 GPIO_MON レジスタ (ページ=0x00、アドレス=0x2A) [リセット=0h]
        29. 8.1.1.29 GPI_CFG0 レジスタ (ページ=0x00、アドレス=0x2B) [リセット=0h]
        30. 8.1.1.30 GPI_CFG1 レジスタ (ページ=0x00、アドレス=0x2C) [リセット=0h]
        31. 8.1.1.31 GPI_MON レジスタ (ページ=0x00、アドレス=0x2F) [リセット=0h]
        32. 8.1.1.32 INT_CFG レジスタ (ページ=0x00、アドレス=0x32) [リセット=0h]
        33. 8.1.1.33 INT_MASK0 レジスタ (ページ=0x00、アドレス=0x33) [リセット=FFh]
        34. 8.1.1.34 INT_LTCH0 レジスタ (ページ=0x00、アドレス=0x36) [リセット=0h]
        35. 8.1.1.35 BIAS_CFG レジスタ (ページ=0x00、アドレス=0x3B) [リセット=0h]
        36. 8.1.1.36 CH1_CFG0 レジスタ (ページ=0x00、アドレス=0x3C) [リセット=0h]
        37. 8.1.1.37 CH1_CFG1 レジスタ (ページ=0x00、アドレス=0x3D) [リセット=0h]
        38. 8.1.1.38 CH1_CFG2 レジスタ (ページ=0x00、アドレス=0x3E) [リセット=C9h]
        39. 8.1.1.39 CH1_CFG3 レジスタ (ページ=0x00、アドレス=0x3F) [リセット=80h]
        40. 8.1.1.40 CH1_CFG4 レジスタ (ページ=0x00、アドレス=0x40) [リセット=0h]
        41. 8.1.1.41 CH2_CFG0 レジスタ (ページ=0x00、アドレス=0x41) [リセット=0h]
        42. 8.1.1.42 CH2_CFG1 レジスタ (ページ=0x00、アドレス=0x42) [リセット=0h]
        43. 8.1.1.43 CH2_CFG2 レジスタ (ページ=0x00、アドレス=0x43) [リセット=C9h]
        44. 8.1.1.44 CH2_CFG3 レジスタ (ページ=0x00、アドレス=0x44) [リセット=80h]
        45. 8.1.1.45 CH2_CFG4 レジスタ (ページ=0x00、アドレス=0x45) [リセット=0h]
        46. 8.1.1.46 CH3_CFG0 レジスタ (ページ=0x00、アドレス=0x46) [リセット=0h]
        47. 8.1.1.47 CH3_CFG1 レジスタ (ページ=0x00、アドレス=0x47) [リセット=0h]
        48. 8.1.1.48 CH3_CFG2 レジスタ (ページ=0x00、アドレス=0x48) [リセット=C9h]
        49. 8.1.1.49 CH3_CFG3 レジスタ (ページ=0x00、アドレス=0x49) [リセット=80h]
        50. 8.1.1.50 CH3_CFG4 レジスタ (ページ=0x00、アドレス=0x4A) [リセット=0h]
        51. 8.1.1.51 CH4_CFG0 レジスタ (ページ=0x00、アドレス=0x4B) [リセット=0h]
        52. 8.1.1.52 CH4_CFG1 レジスタ (ページ=0x00、アドレス=0x4C) [リセット=0h]
        53. 8.1.1.53 CH4_CFG2 レジスタ (ページ=0x00、アドレス=0x4D) [リセット=C9h]
        54. 8.1.1.54 CH4_CFG3 レジスタ (ページ=0x00、アドレス=0x4E) [リセット=80h]
        55. 8.1.1.55 CH4_CFG4 レジスタ (ページ=0x00、アドレス=0x4F) [リセット=0h]
        56. 8.1.1.56 CH5_CFG2 レジスタ (ページ=0x00、アドレス=0x52) [リセット=C9h]
        57. 8.1.1.57 CH5_CFG3 レジスタ (ページ=0x00、アドレス=0x53) [リセット=80h]
        58. 8.1.1.58 CH5_CFG4 レジスタ (ページ=0x00、アドレス=0x54) [リセット=0h]
        59. 8.1.1.59 CH6_CFG2 レジスタ (ページ=0x00、アドレス=0x57) [リセット=C9h]
        60. 8.1.1.60 CH6_CFG3 レジスタ (ページ=0x00、アドレス=0x58) [リセット=80h]
        61. 8.1.1.61 CH6_CFG4 レジスタ (ページ=0x00、アドレス=0x59) [リセット=0h]
        62. 8.1.1.62 CH7_CFG2 レジスタ (ページ=0x00、アドレス=0x5C) [リセット=C9h]
        63. 8.1.1.63 CH7_CFG3 レジスタ (ページ=0x00、アドレス=0x5D) [リセット=80h]
        64. 8.1.1.64 CH7_CFG4 レジスタ (ページ=0x00、アドレス=0x5E) [リセット=0h]
        65. 8.1.1.65 CH8_CFG2 レジスタ (ページ=0x00、アドレス=0x61) [リセット=C9h]
        66. 8.1.1.66 CH8_CFG3 レジスタ (ページ=0x00、アドレス=0x62) [リセット=80h]
        67. 8.1.1.67 CH8_CFG4 レジスタ (ページ=0x00、アドレス=0x63) [リセット=0h]
        68. 8.1.1.68 DSP_CFG0 レジスタ (ページ=0x00、アドレス=0x6B) [リセット=1h]
        69. 8.1.1.69 DSP_CFG1 レジスタ (ページ=0x00、アドレス=0x6C) [リセット=40h]
        70. 8.1.1.70 AGC_CFG0 レジスタ (ページ=0x00、アドレス=0x70) [リセット=E7h]
        71. 8.1.1.71 IN_CH_EN レジスタ (ページ=0x00、アドレス=0x73) [リセット=F0h]
        72. 8.1.1.72 ASI_OUT_CH_EN レジスタ (ページ=0x00、アドレス=0x74) [リセット=0h]
        73. 8.1.1.73 PWR_CFG レジスタ (ページ=0x00、アドレス=0x75) [リセット=0h]
        74. 8.1.1.74 DEV_STS0 レジスタ (ページ=0x00、アドレス=0x76) [リセット=0h]
        75. 8.1.1.75 DEV_STS1 レジスタ (ページ=0x00、アドレス=0x77) [リセット=80h]
        76. 8.1.1.76 I2C_CKSUM レジスタ (ページ=0x00、アドレス=0x7E) [リセット=0h]
    2. 8.2 プログラム可能な係数レジスタ
      1. 8.2.1 プログラム可能な係数レジスタ：ページ=0x02
      2. 8.2.2 プログラム可能な係数レジスタ：ページ=0x03
      3. 8.2.3 プログラム可能な係数レジスタ：ページ=0x04
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 4 チャネルのアナログ マイクロフォン録音
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1 EVM セットアップ用のデバイス レジスタ構成スクリプトの例
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 8 チャネルのデジタル PDM マイクロフォン録音
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
          1. 9.2.2.2.1 EVM セットアップ用のデバイス レジスタ構成スクリプトの例
    3. 9.3 推奨事項および禁止事項
      1. 9.3.1 185
    4. 9.4 電源に関する推奨事項
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.6.5 プログラム可能なデジタル バイクワッド フィルタ

このデバイスは最大 12 個のプログラム可能なデジタル バイクワッド フィルタをサポートしています。これらの高効率フィルタにより、目的の周波数応答を実現できます。デジタル信号処理において、デジタル バイキュア フィルタは、2 つの極と 2 つのゼロを持つ二次の再帰的線形フィルタです。式 2は、各バイキュア フィルタの伝達関数を示します。

式 2. PCM3140-Q1

デフォルトの係数を使用したバイキュア フィルタ セクションの周波数応答は、0dB のゲインでフラット（全通フィルタ）です。ホスト デバイスは、バイキュア係数をプログラムすることで周波数応答を上書きし、低域通過、高域通過、またはその他の希望する周波数シェーピングを達成できます。ミキサ操作のためのプログラム可能な係数は、セクション 8.2.1 および セクション 8.2.2 セクションに記載されています。バイキュア フィルタリングが必要な場合、ホスト デバイスは録音用のいかなる ADC チャネルをパワーアップする前に、これらの係数値を書き込む必要があります。これらのプログラム可能な係数は 32 ビットの 2 の補数です。表 7-18 に示されているように、これらのバイクワッド フィルタは、P0_R108 の BIQUAD_CFG[1:0] レジスタ設定に基づいて、各出力チャネルに割り当てることができます。BIQUAD_CFG[1:0] を 2'b00 に設定することで、すべてのレコード チャネルのバイクワッド フィルタリングが無効になり、システム アプリケーションで追加のフィルタリングが必要ない場合、ホスト デバイスはこの設定を選択できます。詳細については、『TLV320ADCx140 のプログラム可能なバイクワッド フィルタの構成およびアプリケーション』アプリケーション レポートを参照してください。

表 7-18 バイキュア フィルタの録音出力チャネルへの割り当て
プログラム可能バイキュア フィルタP0_R108_D[6:5] レジスタ設定を使用した録音出力チャネルの割り当て
BIQUAD_CFG[1:0] = 2'b01
（チャネルごとに 1 バイキュア）		BIQUAD_CFG[1:0] = 2'b10（デフォルト）
（チャネルごとに 2 つのバイキュア）		BIQUAD_CFG[1:0] = 2'b11
（チャネルごとに 3 つのバイキュア）
すべての 8 チャネルをサポート最大 6 チャネルをサポート最大 4 チャネルをサポート
バイキュア フィルタ 1出力チャネル 1 に割り当て出力チャネル 1 に割り当て出力チャネル 1 に割り当て
バイキュア フィルタ 2出力チャネル 2 に割り当て出力チャネル 2 に割り当て出力チャネル 2 に割り当て
バイキュア フィルタ 3出力チャネル 3 に割り当て出力チャネル 3 に割り当て出力チャネル 3 に割り当て
バイキュア フィルタ 4出力チャネル 4 に割り当て出力チャネル 4 に割り当て出力チャネル 4 に割り当て
バイキュア フィルタ 5未使用出力チャネル 1 に割り当て出力チャネル 1 に割り当て
バイキュア フィルタ 6未使用出力チャネル 2 に割り当て出力チャネル 2 に割り当て
バイキュア フィルタ 7未使用出力チャネル 3 に割り当て出力チャネル 3 に割り当て
バイキュア フィルタ 8未使用出力チャネル 4 に割り当て出力チャネル 4 に割り当て
バイキュア フィルタ 9出力チャネル 5 に割り当て出力チャネル 5 に割り当て出力チャネル 1 に割り当て
バイキュア フィルタ 10出力チャネル 6 に割り当て出力チャネル 6 に割り当て出力チャネル 2 に割り当て
バイキュア フィルタ 11出力チャネル 7 に割り当て出力チャネル 5 に割り当て出力チャネル 3 に割り当て
バイキュア フィルタ 12出力チャネル 8 に割り当て出力チャネル 6 に割り当て出力チャネル 4 に割り当て

表 7-19に、レジスタ空間へのバイキュア フィルタ係数のマッピングを示します。

表 7-19 バイキュア フィルタ係数のレジスタのマッピング
プログラム可能バイキュア フィルタバイキュア フィルタ係数のレジスタのマッピングプログラム可能バイキュア フィルタバイキュア フィルタ係数のレジスタのマッピング
バイキュア フィルタ 1P2_R8-R27バイキュア フィルタ 7P3_R8-R27
バイキュア フィルタ 2P2_R28-R47バイキュア フィルタ 8P3_R28-R47
バイキュア フィルタ 3P2_R48-R67バイキュア フィルタ 9P3_R48-R67
バイキュア フィルタ 4P2_R68-R87バイキュア フィルタ 10P3_R68-R87
バイキュア フィルタ 5P2_R88-R107バイキュア フィルタ 11P3_R88-R107
バイキュア フィルタ 6P2_R108-R127バイキュア フィルタ 12P3_R108-R127