小型フォームファクタの超音波モジュール設計を実現するには、少なくとも 2 層が必要です。これらの層は、アナログ信号とデジタル信号で分離する必要があります。デバイスのピン・マップは、電源信号とデジタル信号がアナログ・ドライバ・ピンとレシーバ・ピンの反対側にあるように配置されています。PGA460 デバイス・レイアウトでは、優先順位の高い順に以下のベスト・プラクティスを考慮してください。
- PGA460 の AFE 入力でノイズを低減するには、グランドの種類を分離することが重要です。特に、トランスデューサのセンサ・グランド、サポート・ドライバ、およびリターンパス回路は、メイン・グランドに接続する前に個別のグランドを持つ必要があります。フェライト・ビーズを使用してセンサとメイン・グランドを分離するのがベスト・プラクティスですが、必須ではありません。グランドをブリッジ接続するとき、銅のパターンまたは 0Ω 短絡も許容されます。
- アナログ・リターン・パス・ピン INP および INN はノイズの影響を最も受けやすいため、できるだけ短くかつ直接にトランスデューサに配線する必要があります。INN コンデンサを確実にピンの近くに配置して、グランド配線の長さを短くします。
- トランスデューサのケースを ESD 衝撃から保護することが重要なアプリケーションでは、INN ピンのコンデンサのグランド配線は、デバイスのグランドから分離して、できるだけ短いパターンでコネクタのグランドに直接接続する必要があります。
- アナログ・ドライブ・ピンは大電流、高電圧、またはその両方になる可能性があるため、OUTA ピンおよび OUTB ピンの設計制限は、銅のパターン・プロファイルに関するものです。トランスを使用して、1 次側巻線を大電流制限付きで駆動する場合は、ドライバのピンをできる限り短くかつ直接に接続することを推奨します
- AVDD、IOREG、VPWR ピンのデカップリング・コンデンサは、ピンのできるだけ近くに配置する必要があります
- すべてのデジタル通信は、アナログ・レシーバのピンから離して配線する必要があります。IO、TXD、RXD、SCLK ピンは、PCB の反対側に配置して、アナログ信号から離します。IO ピンが高電圧 VPWR を基準としており、高速ボー・レートで動作している場合、コネクタまたはコントローラへの配線はできるだけ直接に接続する必要があります