JAJSW11H June   1998  – January 2025 SN54AHCT123A , SN74AHCT123A

PRODUCTION DATA  

  1.   1
  2. 特長
  3. 概要
  4. ピン構成および機能
  5. 仕様
    1. 4.1 絶対最大定格
    2. 4.2 ESD 定格
    3. 4.3 推奨動作条件
    4. 4.4 熱に関する情報
    5. 4.5 電気的特性
    6. 4.6 タイミング要件
    7. 4.7 スイッチング特性
    8. 4.8 動作特性
    9. 4.9 入力 / 出力タイミング図
  6. パラメータ測定情報
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 CMOS シュミット トリガ入力
      2. 6.3.2 TTL 互換 CMOS 入力
    4. 6.4 デバイスの機能モード
  8. アプリケーションと実装
    1. 7.1 アプリケーション インフォメーション
      1. 7.1.1 使用上の注意
      2. 7.1.2 パワーダウンに関する考慮事項
      3. 7.1.3 出力パルス持続時間
      4. 7.1.4 データの再トリガ
    2. 7.2 電源に関する推奨事項
    3. 7.3 レイアウト
      1. 7.3.1 レイアウトのガイドライン
      2. 7.3.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • W|16
  • J|16
  • FK|20
サーマルパッド・メカニカル・データ
発注情報

特長

  • 入力は TTL 電圧互換
  • A 、B、および CLR入力でのシュミット トリガ回路により、低速の入力遷移レートが可能です。
  • アクティブ High またはアクティブ Low のゲーテッド ロジック入力でエッジ トリガ可能
  • 非常に長い出力パルスに対して再トリガ可能
  • クリア信号をオーバーライドすると、出力パルスが終了する」
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能