JAJSQW1O October   1995  – August 2024 SN54AHCT373 , SN74AHCT373

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 Pin Configuration and Functions
  5. 4 Specifications
    1. 4.1 Absolute Maximum Ratings
    2. 4.2 ESD Ratings
    3. 4.3 Recommended Operating Conditions
    4. 4.4 Thermal Information
    5. 4.5 Electrical Characteristics
    6. 4.6 Timing Requirements, VCC = 5 V ± 0.5 V
    7. 4.7 Switching Characteristics, VCC = 5 V ± 0.5 V
    8. 4.8 Noise Characteristics
    9. 4.9 Operating Characteristics
  6. 5 Parameter Measurement Information
  7. 6 Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Device Functional Modes
  8. 7 Application and Implementation
    1. 7.1 Power Supply Recommendations
    2. 7.2 Layout
      1. 7.2.1 Layout Guidelines
      2. 7.2.2 Layout Example
  9. 8 Device and Documentation Support
    1. 8.1 Documentation Support (Analog)
      1. 8.1.1 Related Documentation
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • W|20
  • J|20
  • FK|20
サーマルパッド・メカニカル・データ
発注情報

3 Pin Configuration and Functions

SN54AHCT373 SN74AHCT373 SN54AHCT373 J or W Package; SN74AHCT373 DB, DGV, DW, N, NS, or PW Package (Top View)Figure 3-1 SN54AHCT373 J or W Package; SN74AHCT373 DB, DGV, DW, N, NS, or PW Package (Top View)
SN54AHCT373 SN74AHCT373 SN54AHCT373 FK Package (Top View)Figure 3-2 SN54AHCT373 FK Package (Top View)
Table 3-1 Pin Functions
PIN I/O DESCRIPTION
NO. NAME
1 OE I Output Enable
2 1Q O 1Q Output
3 1D I 1D Input
4 2D I 2D Input
5 2Q O 2Q Output
6 3Q O 3Q Output
7 3D I 3D Input
8 4D I 4D Input
9 4Q O 4Q Output
10 GND — Ground
11 LE I Latch Enable
12 5Q O 5Q Output
13 5D I 5D Input
14 6D I 6D Input
15 6Q O 6Q Output
16 7Q O 7Q Output
17 7D I 7D Input
18 8D I 8D Input
19 8Q O 8Q Output
20 VCC — Power Pin