JAJSNX0I December   1982  – September 2024 SN54HC112 , SN74HC112

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 推奨動作条件 #GUID-2EBD0632-9121-4D73-88A3-4D53587EF83D/GUID-D459A9EC-CCFD-4DD4-8D23-57A07F876135
    3. 5.3 熱に関する情報
    4. 5.4 電気的特性
    5. 5.5 タイミング要件
    6. 5.6 スイッチング特性
    7. 5.7 動作特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 電源に関する推奨事項
    2. 8.2 レイアウト
      1. 8.2.1 レイアウトのガイドライン
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • W|16
  • J|16
  • FK|20
サーマルパッド・メカニカル・データ
発注情報

6 パラメータ測定情報

波形間の位相関係は、任意に選択されています。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR ≦ 1MHz、ZO = 50Ω、tt < 6ns。

クロック入力の fmax は、入力デューティ サイクルが 50% のときの測定値です。

出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。

SN54HC112 SN74HC112 プッシュプル出力のための負荷回路
(1) CL にはプローブとテスト装置の容量が含まれます。
図 6-1 プッシュプル出力のための負荷回路
SN54HC112 SN74HC112 電圧波形、標準 CMOS 入力パルス幅図 6-2 電圧波形、標準 CMOS 入力パルス幅
SN54HC112 SN74HC112 電圧波形、標準 CMOS 入力の伝搬遅延
(1) tPLH と tPHL の大きい方が tpd に相当します。
図 6-4 電圧波形、標準 CMOS 入力の伝搬遅延
SN54HC112 SN74HC112 電圧波形、標準 CMOS 入力のセットアップ時間とホールド時間図 6-3 電圧波形、標準 CMOS 入力のセットアップ時間とホールド時間
SN54HC112 SN74HC112 電圧波形、標準 CMOS 入力に対する入力と出力の遷移時間
(1) tr と tf の大きい方が tt に相当します。
図 6-5 電圧波形、標準 CMOS 入力に対する入力と出力の遷移時間