JAJSNI9H December   1982  – August 2024 SN54HC240 , SN74HC240

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 ピン構成および機能
  5. 4 仕様
    1. 4.1 絶対最大定格
    2. 4.2 推奨動作条件
    3. 4.3 熱に関する情報
    4. 4.4 電気的特性
    5. 4.5 スイッチング特性
    6. 4.6 スイッチング特性
    7. 4.7 動作特性
  6. 5 パラメータ測定情報
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 電源に関する推奨事項
    2. 7.2 レイアウト
      1. 7.2.1 レイアウトのガイドライン
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • W|20
  • J|20
  • FK|20
サーマルパッド・メカニカル・データ
発注情報

2 概要

これらの 8 進バッファ / ライン ドライバは、3 ステート メモリ アドレス ドライバ、クロック ドライバ、バス用レシーバ / トランスミッタの性能と密度の両方を向上することに特化して設計されています。’HC240 デバイスは、独立した出力イネーブル (OE) 入力を備えた 2 つの 4 ビット バッファ / ドライバで構成されています。OE が Low の場合、デバイスは A 入力の反転データを Y 出力に渡します。OE が High の場合、出力は高インピーダンス状態になります。

製品情報
部品番号 パッケージ (1) パッケージ サイズ(2) 本体サイズ (3)
SN74HC240 DW (SOIC、20) 12.80mm × 10.3mm 12.80mm × 7.50mm
DB (SSOP、20) 7.2mm × 7.8mm 7.2mm × 5.30mm
DGS (VSSOP、20) 5.1mm × 4.9 mm 5.1mm × 3 mm
PDIP (20) 24.33mm × 9.4 mm 24.33mm × 6.35 mm
NS (SOP、20) 12.6mm × 7.8mm 12.6mm × 5.3mm
PW (TSSOP、20) 6.50mm × 6.4mm 6.50mm × 4.40mm
SNx4HC240 J (CDIP、20) 24.2mm × 7.62mm 24.2 mm × 6.92mm
FK (LCCC、20) 8.9mm × 8.9mm 8.9mm × 8.9mm
W (CFP、20) 13.09mm × 8.13mm 13.09mm × 6.92mm
(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
SN54HC240 SN74HC240 機能ブロック図機能ブロック図