JAJSNU0E January 1996 – May 2022 SN54HC241 , SN74HC241
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
これらの 8 進バッファ / ライン・ドライバは、3 ステート・メモリ・アドレス・ドライバ、クロック・ドライバ、バス用レシーバ / トランスミッタの性能と密度の両方を向上させることに特化して設計されています。HC241 デバイスは、独立した出力イネーブル (1OE、2OE) 入力を備えた 2 つの 4 ビット・バッファ / ドライバで構成されています。1OE が LOW、2OE が HIGH の場合、デバイスは A 入力からの非反転型データを Y 出力に渡します。1OE が HIGH、2OE が LOW の場合、各バッファとドライバの出力は高インピーダンス状態になります。
部品番号 | パッケージ(1) | 本体サイズ (公称) |
---|---|---|
SN74HC241DW | SOIC (20) | 12.80mm × 7.50mm |
SN74HC241N | PDIP (20) | 25.40mm × 6.35mm |
SN74HC241NSR | SO (20) | 15.00mm × 5.30mm |
SN74HC241PW | TSSOP (20) | 6.50mm × 4.40mm |
SN54HC241J | CDIP (20) | 26.92mm × 6.92mm |
SNJ54HC241FK | LCCC (20) | 8.89mm × 8.45mm |