JAJSNY2G March 1984 – May 2022 SN54HCT240 , SN74HCT240
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
これらのオクタル・バッファ / ライン・ドライバは、3 ステート・メモリ・アドレス・ドライバ、クロック・ドライバ、バス用レシーバ / トランスミッタの性能と密度の両方を向上することに特化して設計されています。’HCT240 デバイスは、独立した出力イネーブル (OE) 入力を備えた 2 つの 4 ビット・バッファ / ドライバで構成されています。OE が LOW の場合、デバイスは A 入力の反転データを Y 出力に渡します。OE が HIGH の場合、出力は高インピーダンス状態になります。
部品番号 | パッケージ(1) | 本体サイズ (公称) |
---|---|---|
SN74HCT240DW | SOIC (20) | 12.80mm × 7.50mm |
SN74HCT240N | PDIP (20) | 25.40mm × 6.35mm |
SN74HCT240NSR | SO (20) | 15.00mm × 5.30mm |
SN74HCT240PW | TSSOP (20) | 6.50mm × 4.40mm |
SN54HCT240J | CDIP (20) | 26.92mm × 6.92mm |
SNJ54HCT240FK | LCCC (20) | 8.89mm × 8.45mm |