JAJSS54 November   2023 SN54SC2T74-SEP

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 タイミング特性
    8. 5.8 ノイズ特性
    9. 5.9 代表的特性
  7. パラメータ測定情報
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS プッシュプル出力
      2. 7.3.2 クランプ・ダイオード構造
      3. 7.3.3 SCxT 拡張入力電圧
        1. 7.3.3.1 降圧変換
        2. 7.3.3.2 昇圧変換
    4. 7.4 デバイスの機能モード
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • PW|14
サーマルパッド・メカニカル・データ
発注情報

ピン構成および機能

GUID-7B2146FD-DB98-4805-AE9A-4367DEE7C744-low.gif図 4-1 PW パッケージ、14 ピン TSSOP (上面図)
表 4-1 ピンの機能
ピン タイプ 説明
名称 番号
1CLR 1 入力 チャネル 1 のクリア、アクティブ Low
1D 2 入力 チャネル 1 のデータ
1CLK 3 入力 チャネル 1 のクロック、立ち上がりエッジがトリガされる
1PRE 4 入力 チャネル 1 のプリセット、アクティブ Low
1Q 5 出力 チャネル 1 の出力
1Q 6 出力 チャネル 1 の反転出力
GND 7 グランド
2Q 8 出力 チャネル 2 の反転出力
2Q 9 出力 チャネル 2 の出力
2PRE 10 入力 チャネル 2 のプリセット、アクティブ Low
2CLK 11 入力 チャネル 2 のクロック、立ち上がりエッジがトリガされる
2D 12 入力 チャネル 2 のデータ
2CLR 13 入力 チャネル 2 のクリア、アクティブ Low
VCC 14 正電源