JAJSS54 November 2023 SN54SC2T74-SEP
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
SN54SC2T74-SEP には、2 つの独立した D タイプ正エッジ・トリガのフリップ・フロップが含まれています。プリセット (PRE) 入力が Low レベルのとき、出力は High になります。クリア (CLR) 入力が Low レベルのとき、出力は Low にリセットされます。プリセット機能とクリア機能は非同期であり、他方の入力レベルとは無関係です。PRE と CLR が非アクティブ (High) の場合、セットアップ時間の要件を満たすデータ (D) 入力のデータは、クロック (CLK) パルスの正方向エッジで出力 (Q、Q) に転送されます。クロックのトリガは電圧レベルで発生し、入力クロック (CLK) 信号の立ち上がり時間とは直接関係しません。ホールド時間が経過した後、データ (D) 入力のデータは、出力 (Q、Q) のレベルに影響を及ぼさずに変化させることができます。出力レベルは電源電圧 (VCC) を基準としており、1.8V、2.5V、3.3V、5V の CMOS レベルをサポートしています。
入力は低スレッショルド回路を使用して設計され、低電圧 CMOS 入力の昇圧変換 (例:1.2V 入力から 1.8V 出力、1.8V 入力から 3.3V 出力) をサポートします。また、5V 許容入力ピンにより、降圧変換 (例:3.3V から 2.5V 出力) が可能です。
部品番号 | パッケージ(1) | パッケージ・サイズ(2) | 本体サイズ (公称)(3) |
---|---|---|---|
SN54SC2T74-SEP | PW (TSSOP、14) | 5.00mm × 6.40mm | 5.00mm × 4.40mm |