SN6507 絶縁型電源向け、低エミッション 36V プッシュプル・トランス・ドライバ、デューティ・サイクル制御機能付き
- JAJSL89A March 2022 – June 2022 SN6507
  
  PRODUCTION DATA

Full reading width

DATA SHEET

SN6507 絶縁型電源向け、低エミッション 36V プッシュプル・トランス・ドライバ、デューティ・サイクル制御機能付き

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

絶縁トランス用のプッシュプル・ドライバ
広い入力電圧範囲：3V～36V
- 最大 60V の入力電圧で動作
- ライン・レギュレーションのデューティ・サイクル制御
プログラマブル電流制限機能を備えた 0.5A スイッチ
広いスイッチング周波数範囲：100 kHz～2MHz
- 小さいフットプリントのトランスに対応可能
- プログラマブルなスイッチング周波数
- 外部クロックとの同期オプション
低いノイズとエミッション
- 対称型のプッシュプル・トポロジ
- スペクトラム拡散クロック
- ピンで設定可能なスルーレート制御
保護機能
- 調整可能な低電圧誤動作防止 (UVLO)
- プログラム可能な過電流保護 (OCP)
- 過電圧誤動作防止 (OVLO)
- サーマル・シャットダウン (TSD)
広い温度範囲：–55℃～125℃
プログラム可能なソフトスタートにより突入電流を低減
サーマル・パッド付き 10 ピン HVSSOP (DGQ) パッケージ

2 アプリケーション

3 概要

SN6507 は、小さいソリューション・サイズで絶縁電源を実現する高電圧、高周波プッシュプル・トランス・ドライバです。このデバイスは、簡単、低 EMI、磁束キャンセルによるトランスの飽和防止というプッシュプル・トポロジの利点を備えています。デューティ・サイクル制御 (広い入力範囲にかかわらず部品数を低減) と高いスイッチング周波数の選択 (トランスを小型化可能) により、さらにスペースを節約できます。

このデバイスは、コントローラと、スイッチングする位相が異なる 2 つの 0.5A NMOS パワー・スイッチとを内蔵しています。本デバイスの入力動作範囲は、高精度の低電圧誤動作防止によってプログラムされます。本デバイスは、過電流保護 (OCP)、調整可能な低電圧誤動作防止 (UVLO)、過電圧誤動作防止 (OVLO)、サーマル・シャットダウン (TSD)、ブレイク・ビフォー・メイク回路によりフォルト状態から保護されます。

プログラマブル・ソフトスタート (SS) は突入電流を最小限に抑え、厳しい起動要件を満たす電源シーケンスを実現します。スペクトラム拡散クロック (SSC) と、ピンで設定可能なスケーラブル・スルーレート制御 (SRC) は、超低 EMI 要件に対応して伝導および放射によるノイズをさらに低減します。

SN6507 は、10 ピン HVSSOP DGQ パッケージで供給されます。このデバイスは、–55℃～125℃の温度範囲で動作が規定されています。

パッケージ情報

部品番号	パッケージ⁽¹⁾	本体サイズ (公称)
SN6507	HVSSOP (10 ピン)	3.00mm × 3.00mm

(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。

概略回路図

4 Revision History

Changes from Revision * (March 2022) to Revision A (June 2022)

デバイスのステータスを「量産データ」に更新Go

5 Pin Configuration and Functions

Figure 5-1 DGQ Package,10-Pin HVSSOP(Top View)

Table 5-1 Pin Functions

PIN			DESCRIPTION
NAME	NO.	TYPE⁽¹⁾	DESCRIPTION
SW1	1	O	Open drain output of the first power MOSFET, switch 1. Typically connected to either of the outer terminals of the center tap transformer. Because large currents flow through these pins, their external traces should be kept short.
GND	2	GND	Ground connection of internal control circuits and power MOSFET. Pin 2 and Pin 9 must be shorted on PCB for optimzed emissions and efficiency.
VCC	3	P	The VCC pin is the main supply pin for the power and analog circuits. Short duration, high-current pulses are produced during the turn on and turn off of the power switches.
EN/UVLO	4	I	Enable input and undervoltage lockout (UVLO) programming pin. If the pin voltage is above EN_UVLO threshold , the part is enabled and will start switching when VCC is above VCC_UVLO threshold. If the pin is shorted to VCC, the part is self-started when VCC is above VCC_UVLO threshold. If the pin is floating, or the pin voltage is below EN_UVLO threshold, the device stops switching.
DC	5	I	Duty cycle control pin to compensate input variation. A resistor on this pin to GND sets the duty cycle. If unused, leave the pin floating, the duty cycle is set to the default value (48%). Duty cyle control is disabled in SYNC mode.
SR	6	I	Slew rate control pin to further optimize emission performance. This pin adjusts slew rate of SW1 and SW2 by connecting a resistor to GND. If the pin is left floating, the part switches at the default slew rate.
CLK	7	I	This pin is used to sync the device with an external clock (SYNC mode) or program the switching frequency by connecting the pin to ground through a resistor. If shorted to GND, the part will switch at its default frequency (1MHz typical). If left floating, the part will stop switching.
SS/ILIM	8	I	Multifunction Soft-Start (SS) and Current-Limit (ILIM) input pin. A capacitor to GND is needed to set the output soft-start time and input inrush current. A resistor to GND is needed to protect the device through the programmable current limit.
GND	9	GND	Ground connection of internal control circuits and power MOSFET. Pin 2 and Pin 9 must be shorted on PCB for optimized emissions and efficiency.
SW2	10	O	Open drain output of the second power MOSFET, switch 2. Typically connected to either of the outer terminals of the center tap transformer. Because large currents flow through these pins, their external traces should be kept short.
PowerPAD	11	GND	GND pins (Pin 2 and Pin 9) must be electrically connected to the power pad (Pin 11) on the printed circuit board for proper operation.

(1) I = input, O = output, P = power, GND = ground

6 Specifications

6.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)(1).

		MIN	MAX	UNIT
Supply voltage ⁽²⁾	V_CC	–0.5	60	V
Voltage	EN/UVLO	–0.5	V_CC+ 0.5	V
Voltage	SS/ILIM, CLK, DC	–0.5	6	V
Output switch voltage	SW1, SW2		85	V
Peak output switch current	I_(D1)Pk, I_(D2)Pk		1.6	A
Junction temperature, T_J		-55	150	°C
Storage temperature range, T_stg		–65	150	°C

(1) Operation outside the Absolute Maximum Ratings may cause permanent device damage. Absolute Maximum Ratings do not imply functional operation of the device at these or any other conditions beyond those listed under Recommended Operating Conditions. If used outside the Recommended Operating Conditions but within the Absolute Maximum Ratings, the device may not be fully functional, and this may affect device reliability, functionality, performance, and shorten the device lifetime.

(2) All voltage values are with respect to the local ground terminal (GND) and are peak voltage values.

6.2 ESD Ratings

			VALUE	UNIT
V_(ESD)	Electrostatic discharge	Human body model (HBM), per ANSI/ESDA/JEDEC JS-001⁽¹⁾	±4000	V
V_(ESD)	Electrostatic discharge	Charged device model (CDM), per ANSI/ESDA/JEDEC JS-002⁽²⁾	±1500	V

(1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.

(2) JEDEC document JEP157 states that 250-V CDM allows safe manufacturing with a standard ESD control process.

6.3 Recommended Operating Conditions

			MIN	MAX	UNIT
V_CC	Input Voltage		3	36	V
I_SW1, I_SW2	Output switch current - Primary side	3 V < V_CC < 6 V		0.4	A
I_SW1, I_SW2	Output switch current - Primary side	6 V < V_CC < 36 V		0.5	A
T_A	Ambient temperature		–55	125	°C
T_J	Junction temperature		–55	150	°C
C_SS	Soft-start capacitor on SS/ILIM pin		0.05	10	µF
R_ILIM	Current limiting resistor on SS/ILIM pin		18	261	kΩ
R_SR	Resistor on SR pin for Slew rate control		4.8	21	kΩ
R_CLK	Resistor on CLK pin for programmable frequency		4	111	kΩ

6.4 Thermal Information

THERMAL METRIC⁽¹⁾		SN6507	UNIT
		DGQ (HVSSOP)
		10 PINS
R_θJA	Junction-to-ambient thermal resistance	48.2	°C/W
R_θJC(top)	Junction-to-case (top) thermal resistance	61.6	°C/W
R_θJB	Junction-to-board thermal resistance	18.4	°C/W
ψ_JT	Junction-to-top characterization parameter	1.7	°C/W
ψ_JB	Junction-to-board characterization parameter	18.3	°C/W
R_θJC(bottom)	Junction-to-case(bottom) thermal resistance	5.8	°C/W

(1) For more information about traditional and new thermal metrics, see the Semiconductor and IC Package Thermal Metrics application report.

6.5 Electrical Characteristics

Minimum and maximum limits apply over the recommended junction temperature range, unless otherwise indicated. All typical values are at T_A = 25°C, V_CC = 24 V, CLK F_SW= 1 MHz and V_EN/UVLO=2.5 V unless otherwise stated.

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
SUPPLY CURRENT
I_cc	VIN Supply Current (3 V < V_C_C < 36V) , not including switch drive currents	V_EN/UVLO=2.5 V, R_L = 50 Ω		3	4	mA
I_SHUTDOWN	VIN shutdown current	V_EN/UVLO=0 V, R_L = 50 Ω		0.8	2.5	µA
I_LKG(SS/ILIM)	Leakage Current on SS/ILIM pin	V_EN/UVLO= 0 V, Voltage of SS/ILIM = 5 V			0.7	µA
ENABLE AND UVLO
VCC_UVLO-RISING	VCC Positive-going UVLO threshold	V_CC rising , EN/UVLO is shorted to V_CC		2.8	2.9	V
VCC_UVLO-FALLING	VCC Negative-going UVLO threshold	V_CC falling, EN/UVLO is shorted to V_CC	2.5	2.67		V
VCC_UVLO-HYS	VCC UVLO threshold hysteresis	EN/UVLO is shorted to V_CC	0.1	0.12		V
EN_UVLO-RISING	EN/UVLO Positive-going UVLO threshold	EN/UVLO rising	1.4	1.5	1.6	V
EN_UVLO-FALLING	EN/UVLO Negative-going UVLO threshold	EN/UVLO falling	1.25	1.35	1.45	V
EN_UVLO-HYS	EN/UVLO UVLO threshold hysteresis		0.14	0.15		V
POWER STAGE
DMM	Average ON time mismatch between SW1 and SW2	R_L = 50 Ω to V_CC, Figure 7-3		0		%
R_(ON)	Output switch ON resistance	V_CC = 24 V, I_SW1, I_SW2 = 0.5 A		0.45	1	Ω
V_(SLEW)	Voltage slew rates on SW1 and SW2	R_L = 50 Ω to V_CC, V_CC= 12 V; R_SR= 9.6 kΩ (Default), Figure 7-3		298		V/µs
V_(SLEW)	Voltage slew rates on SW1 and SW2	R_L = 50 Ω to V_CC, V_CC= 12 V; R_SR= 9.6 kΩ (Default), Figure 7-3		369		V/µs
CLK
F_SW	D1, D2 average switching Frequency (Default)	R_L = 50 Ω, R_CLK = 0 kΩ, Figure 7-3	780	1000	1296	kHz
F_(SYNC)	External clock frequency on CLK pin	External clock applied on CLK pin for SYNC mode. SW1/SW2 switches at 1/2 the external CLK frequency	200		4000	kHz
V_CLK(High)	CLK pin logic high threshold			1.6	1.8	V
V_CLK(Low)	CLK pin logic low threshold		1.0	1.2		V
SOFT-START
I_SS	SS ext capacitor charging current			275		µA
C_SSRange	SS ext capacitor range		0.05		5	µF
CURRENT LIMIT
I_LIM	SW1 and SW2 Current Limit	R_LIM= 18.2 kΩ, 5 V < V_CC< 36 V	1.00	1.30	1.59	A
I_LIM	SW1 and SW2 Current Limit	R_LIM = 30.1 kΩ, 5 V < V_CC< 36 V	0.56	0.79	1.02	A
I_LIM	SW1 and SW2 Current Limit	R_LIM = 261 kΩ, 5 V < V_CC< 36 V	0.06	0.10	0.14	A
DC CONTROL
D_sw1, D_sw2	Switching Duty Cycle on SW1 and SW2	DC pin floating (Default), F_SW = 300KHz, Figure 7-2		48		%
D_sw1, D_sw2	Switching Duty Cycle on SW1 and SW2	External CLK (SYNC mode), F_SW = 300KHz, Figure 7-2		48		%
INPUT OVLO
VCC_OVLO-RISING	Input Over-voltage Lockout Rising Threshold	V_CC rising	36.9	38.7	40.5	V
VCC_OVLO-FALLING	Input Over-voltage Lockout Falling Threshold	V_CC falling	36.5	38.2	40.0	V
VCC_OVLO-HYS	Input Over-voltage Lockout Hysteresis	V_CC hysteresis voltage	0.47	0.57		V
THERMAL SHUT DOWN
T_SD+	T_SD turn on temperature	T_J rising	170	184	198	°C
T_SD-	T_SD turn off temperature	T_J falling	135	147	159	°C
T_SD-HYST	T_SD hysteresis		32	37	42	°C