JAJSS20A November   2023  – March 2024 SN74AC573-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7. 5.7 スイッチング特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 平衡化された CMOS 3 ステート出力
      2. 6.3.2 ラッチ ロジック
      3. 6.3.3 標準 CMOS 入力
      4. 6.3.4 クランプ ダイオード構造
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
    3. 7.3 設計要件
      1. 7.3.1 電源に関する考慮事項
      2. 7.3.2 入力に関する考慮事項
      3. 7.3.3 出力に関する考慮事項
    4. 7.4 詳細な設計手順
    5. 7.5 アプリケーション曲線
    6. 7.6 電源に関する推奨事項
    7. 7.7 レイアウト
      1. 7.7.1 レイアウトのガイドライン
      2. 7.7.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RKS|20
  • PW|20
サーマルパッド・メカニカル・データ
発注情報

5.6 タイミング特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)
パラメータ 説明 条件 VCC TA = 25℃ -40℃～85℃ -40℃～125℃ 単位
最小値 最大値 最小値 最大値 最小値 最大値
fclock クロック周波数 1.5 V 15 11 10 MHz
tW パルス幅 LE が High 1.5 V 44 44 50 ns
tW パルス幅 CLK が High または Low 1.5 V 44 44 50 ns
tW パルス幅 CLR が Low 1.5 V 35 55 63 ns
tSU セットアップ時間 LE↓前のデータ 1.5 V 2 2 2 ns
tSU セットアップ時間 CLR 非アクティブ 1.5 V 2 2 2 ns
tSU セットアップ時間 CLK↑前のデータ 1.5 V 2 2 2 ns
tH ホールド時間 CLK↑後のデータ 1.5 V 2 2 2 ns
tH ホールド時間 LE↓後のデータ 1.5 V 15 33 38 ns
fclock クロック周波数 1.8 V 55 45 44 MHz
tW パルス幅 LE が High 1.8 V 7.2 11.4 ns
tW パルス幅 CLK が High または Low 1.8 V 8.6 12.6 ns
tW パルス幅 CLR が Low 1.8 V 6.5 10.9 ns
tSU セットアップ時間 LE↓前のデータ 1.8 V 5.1 5.6 ns
tSU セットアップ時間 CLR 非アクティブ 1.8 V 5.3 5.4 ns
tSU セットアップ時間 CLK↑前のデータ 1.8 V 8.3 9.5 ns
tH ホールド時間 CLK↑後のデータ 1.8 V 2 2 ns
tH ホールド時間 LE↓後のデータ 1.8 V 2 2 ns
fclock クロック周波数 2.5 V 90 78 65 MHz
tW パルス幅 LE が High 2.5 V 6 6 ns
tW パルス幅 CLK が High または Low 2.5 V 7.3 7.3 ns
tW パルス幅 CLR が Low 2.5 V 6 6 ns
tSU セットアップ時間 LE↓前のデータ 2.5 V 2.4 2.8 ns
tSU セットアップ時間 CLR 非アクティブ 2.5 V 2.5 2.8 ns
tSU セットアップ時間 CLK↑前のデータ 2.5 V 3.9 7.5 ns
tH ホールド時間 CLK↑後のデータ 2.5 V 1 1 ns
tH ホールド時間 LE↓後のデータ 2.5 V 2 2.3 ns
fclock クロック周波数 3.3 V 101 89 75 MHz
tW パルス幅 LE が High 3.3 V 5.5 4.9 5.6 ns
tW パルス幅 CLK が High または Low 3.3 V 5 4.9 5.6 ns
tW パルス幅 CLR が Low 3.3 V 6.1 7 ns
tSU セットアップ時間 LE↓前のデータ 3.3 V 3.5 2 2 ns
tSU セットアップ時間 CLR 非アクティブ 3.3 V 2 2 ns
tSU セットアップ時間 CLK↑前のデータ 3.3 V 2.5 2 2 ns
tH ホールド時間 CLK↑後のデータ 3.3 V 1 1 1 ns
tH ホールド時間 LE↓後のデータ 3.3 V 2 2 4.2 ns
fclock クロック周波数 5 V 150 143 125 MHz
tW パルス幅 LE が High 5 V 4 3.5 4 ns
tW パルス幅 CLK が High または Low 5 V 3.5 3.5 4 ns
tW パルス幅 CLR が Low 5 V 4.4 5 ns
tSU セットアップ時間 LE↓前のデータ 5 V 3 2 2 ns
tSU セットアップ時間 CLR 非アクティブ 5 V 2 2 ns
tSU セットアップ時間 CLK↑前のデータ 5 V 1.5 2 2 ns
tH ホールド時間 CLK↑後のデータ 5 V 1 1.5 2 ns
tH ホールド時間 LE↓後のデータ 5 V 1 1 1 ns