JAJSQC1H October   1995  – February 2024 SN74AC573

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 推奨動作条件
    3. 5.3 熱に関する情報
    4. 5.4 電気的特性
    5. 5.5 タイミング要件、VCC = 3.3V ± 0.3V
    6. 5.6 タイミング要件、VCC = 5V ± 0.5V
    7. 5.7 スイッチング特性、VCC = 3 V±0.3V
    8. 5.8 スイッチング特性、VCC = 5V±0.5V
    9. 5.9 動作特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 電源に関する推奨事項
    2. 8.2 レイアウト
      1. 8.2.1 レイアウトのガイドライン
      2. 8.2.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DB|20
  • RKS|20
  • NS|20
  • N|20
  • DW|20
  • PW|20
サーマルパッド・メカニカル・データ
発注情報

3 概要

これらの 8 ビット ラッチは、大きな容量性負荷または比較的低いインピーダンスの負荷の駆動用に設計された 3 ステート出力を備えています。本デバイスは、バッファ レジスタ、I/O ポート、双方向バス ドライバ、作業レジスタの実装に特に適しています。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2) 本体サイズ (3)
SN74AC573 RKS (VQFN、20) 4.5mm × 2.5mm 4.5mm × 2.5mm
DB (SSOP、20) 7.2 mm × 7.8 mm 7.2mm x 5.30mm
DGV (TVSOP、20) 5 mm × 6.4 mm 5mm × 4.4mm
DW (SOIC、20) 12.8 mm × 10.3 mm 12.80mm x 7.50mm
NS (SOP、20) 12.6 mm × 7.8 mm 12.6mm x 5.3mm
N (PDIP、20) 24.33 mm × 9.4 mm 24.33mm x 6.35mm
PW (TSSOP、20) 6.5 mm × 6.4 mm 6.50mm x 4.40mm
(1) 詳細については、セクション 11 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
GUID-C7F8C849-1ECF-4C8A-B4D9-8230FF0292A9-low.png論理図 (正論理)