JAJSS70A
November 2023 – March 2024
SN74AC8541-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
スイッチング特性
5.7
代表的特性
6
パラメータ測定情報
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
デバイスの機能モード
7.4
機能説明
7.4.1
平衡化された CMOS 3 ステート出力
7.4.2
CMOS シュミット トリガ入力
7.4.3
ウェッタブル フランク
7.4.4
クランプ ダイオード構造
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.3
設計要件
8.3.1
電源に関する考慮事項
8.3.2
入力に関する考慮事項
8.3.3
出力に関する考慮事項
8.4
詳細な設計手順
8.5
アプリケーション曲線
8.6
電源に関する推奨事項
8.7
レイアウト
8.7.1
レイアウトのガイドライン
8.7.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
ドキュメントの更新通知を受け取る方法
9.2
サポート・リソース
9.3
商標
9.4
静電気放電に関する注意事項
9.5
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
RKS|20
PW|20
DGS|20
サーマルパッド・メカニカル・データ
RKS|20
QFND670A
発注情報
jajss70a_oa
jajss70a_pm
2
アプリケーション
デジタル信号のイネーブルまたはディスエーブル
低速またはノイズの多い入力信号の除去
コントローラ リセット時の信号保持
スイッチのデバウンス