JAJSVJ4 November   2024 SN74ACT04-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS プッシュプル出力
      2. 7.3.2 TTL 互換 CMOS 入力
      3. 7.3.3 ウェッタブル フランク
      4. 7.3.4 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.4.1 レイアウトのガイドライン

  • バイパス コンデンサの配置
    • デバイスの正電源端子の近くに配置
    • 電気的に短いグランド帰還パスを提供
    • インピーダンスを最小化するため、広いパターンを使用
    • 可能な場合はいつでも、ボードの同じ側にデバイス、コンデンサ、パターンを配置
  • 信号トレースの形状
    • 8mil～12mil のトレース幅
    • 伝送ラインの影響を最小化する 12cm 未満の長さ
    • 信号トレースの 90° のコーナーは避ける
    • 信号トレースの下に、途切れのないグランド プレーンを使用
    • 信号トレース周辺のフラッド フィル領域
    • 12cm を超えるパターン用
      • インピーダンス制御トレースを使用
      • 出力の近くに直列ダンピング抵抗を使用して、ソース終端
      • 分岐を回避。個別に分岐が必要なバッファ信号