JAJSSC4A November   2023  – March 2024 SN74ACT240-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS 3 ステート出力
      2. 7.3.2 TTL 互換 CMOS 入力
      3. 7.3.3 ウェッタブル フランク
      4. 7.3.4 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
    3. 8.3 設計要件
      1. 8.3.1 電源に関する考慮事項
      2. 8.3.2 入力に関する考慮事項
      3. 8.3.3 出力に関する考慮事項
    4. 8.4 詳細な設計手順
    5. 8.5 アプリケーション曲線
    6. 8.6 電源に関する推奨事項
    7. 8.7 レイアウト
      1. 8.7.1 レイアウトのガイドライン
      2. 8.7.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RKS|20
  • DGS|20
  • PW|20
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

GUID-F9C0C1D8-4332-481C-A21B-0E3D44985379-low.png図 4-1 SN74ACT240-Q1 DGS または PW パッケージ、20 ピン VSSOP または TSSOP (上面図)
GUID-20210730-SS0I-6FGJ-V3VL-1HLPZRRWNCKT-low.gif図 4-2 SN74ACT240-Q1 VQFN パッケージ (上面図)
表 4-1 ピンの機能
ピン 種類 (1) 説明
名称 番号
1OE 1 I 出力イネーブル 1
1A1 2 I 1A1 入力
2Y4 3 O 2Y4 出力
1A2 4 I 1A2 入力
2Y3 5 O 2Y3 出力
1A3 6 I 1A3 入力
2Y2 7 O 2Y2 出力
1A4 8 I 1A4 入力
2Y1 9 O 2Y1 出力
GND 10 — グランド ピン
2A1 11

I

 2A1 入力
1Y4 12 O 1Y4 出力
2A2 13

I

 2A2 入力
1Y3 14 O 1Y3 出力
2A3 15 I 2A3 入力
1Y2 16 O 1Y2 出力
2A4 17 I 2A4 入力
1Y1 18 O 1Y1 出力
2OE 19 I 出力イネーブル 2
VCC 20 — パワー ピン
放熱パッド(2) — サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。
(1) 信号タイプ：I = 入力、O = 出力、I/O = 入力または出力
(2) RKS パッケージに限定