JAJSR15D November   1995  – February 2024 SN74ACT564

PRODUCTION DATA  

  1.   1
  2. 特長
  3. 概要
  4. Pin Configuration and Functions
  5. Specifications
    1. 4.1 絶対最大定格
    2. 4.2 Recommended Operating Conditions
    3. 4.3 Thermal Information
    4. 4.4 Electrical Characteristics
    5. 4.5 Timing Requirements
    6. 4.6 Switching Characteristics
    7. 4.7 Operating Characteristics
  6. Parameter Measurement Information
  7. Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Device Functional Modes
  8. Application and Implementation
    1. 7.1 Power Supply Recommendations
    2. 7.2 Layout
      1. 7.2.1 Layout Guidelines
      2. 7.2.2 Layout Example
  9. Device and Documentation Support
    1. 8.1 Documentation Support (Analog)
      1. 8.1.1 Related Documentation
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. Revision History
  11. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • NS|20
  • N|20
  • DW|20
  • PW|20
サーマルパッド・メカニカル・データ
発注情報

Pin Configuration and Functions

GUID-45AFEF79-14D0-4A46-BF3D-52723CF1B2B3-low.pngFigure 3-1 SN74ACT564 DB, DW, N, NS, or PW Package (Top View)
Table 3-1 Pin Functions
PIN TYPE Description
NO. NAME
1 OE I Clear all channels, active low
2 1D I Channel 1, D input
3 2D I Channel 2, D input
4 3D I Channel 3, D input
5 4D I Channel 4, D input
6 5D I Channel 5, D input
7 6D I Channel 6, D input
8 7D I Channel 7, D input
9 8D I Channel 8, D input
10 GND Ground
11 CLK I Clock Pin
12 8Q O Channel 8, Q output
13 7Q O Channel 7, Q output
14 6Q O Channel 6, Q output
15 5Q O Channel 5, Q output
16 4Q O Channel 4, Q output
17 3Q O Channel 3, Q output
18 2Q O Channel 2, Q output
19 1Q O Channel 1, Q output
20 VCC Power Pin