JAJSQM0C february   2002  – june 2023 SN74AHC00-Q1

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2概要
  4. 3Revision History
  5. 4Pin Configuration and Functions
  6. 5Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 Switching Characteristics, VCC = 3.3 V ± 0.3 V
    7. 5.7 Switching Characteristics, VCC = 5 V ± 0.5 V
    8. 5.8 Noise Characteristics
    9. 5.9 Operating Characteristics
  7. 6Parameter Measurement Information
  8. 7Detailed Description
    1. 7.1 Functional Block Diagram
    2. 7.2 Device Functional Modes
  9. 8Device and Documentation Support
    1. 8.1 Documentation Support
      1. 8.1.1 Related Documentation
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|14
  • PW|14
  • BQA|14
サーマルパッド・メカニカル・データ
発注情報

2 概要

SN74AHC00 デバイスは、ブール関数 Y = A • B または Y = A + B を正論理で実行します。

パッケージ情報
部品番号 パッケージ(1) パッケージ・サイズ2
SN74AHC00-Q1 D (SOIC、14) 8.65mm × 6mm
PW (TSSOP、14) 5.00mm × 6.4mm
BQA (WQFN、14) 3mm × 2.5mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ・サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
GUID-738DC361-7C55-4D76-A2A3-D80915F3FAA7-low.png図 2-1 各ゲートの論理図 (正論理)